Bild 1: Der RF-Agile-Transceiver AD9361 hat ein vergleichsweise geringes Rauschen von 2 dB bei 1 GHz und 3 dB bei 2 GHz.

Bild 1: Der RF-Agile-Transceiver AD9361 hat ein vergleichsweise geringes Rauschen von 2 dB bei 1 GHz und 3 dB bei 2 GHz.Analog Devices

Der Baustein, der zuvor schon ausgewählten Kunden zur Verfügung stand, ist jetzt auch für den breiten Markt verfügbar. Unterstützt wird er durch umfangreiche Design-Ressourcen. Neben einem Software-Design-Kit gibt es eine FPGA Mezzanine Card (FMC) für die schnellere Entwicklung von SDR-Lösungen.

„Der Agile Transceiver AD9361 ist eine komplette, in einem Chip integrierte HF-Transceiverlösung und damit ein echter Traum-Baustein für jeden Entwickler von HF-Systemen“, erklärt Matt Ettus, Präsident von Ettus Research, einem zu National Instruments gehörenden Unternehmen. „Wir haben den AD9361 mit einem Spartan-6 FPGA von Xilinx, einem USB-3.0-Interface und umfassendem Software-Support kombiniert und damit eine der am einfachsten anzuwendenden und flexibelsten Software-Defined Radio-Lösungen der Industrie geschaffen.“

Bild 2: Ein Design-Kit und eine FPGA-Rapid-Prototyping-Umgebung reduzieren den Zeitaufwand und die Risiken beim Design.

Bild 2: Ein Design-Kit und eine FPGA-Rapid-Prototyping-Umgebung reduzieren den Zeitaufwand und die Risiken beim Design.Analog Devices

Mit dem ANSI/VITA 57.1 kompatiblen FMC-Board AD-FMCOMMS2-EBZ steht eine Rapid-Prototyping-Umgebung zur Verfügung, die Unterstützung für eine Vielzahl von Kommunikations-Protokollen bietet, darunter die meisten lizenzierten und nicht lizenzierten Frequenzbänder.

Der für den Betrieb in einem Frequenzbereich von 70 MHz bis 6 GHz ausgelegte AD9361 fasst eine Vielzahl von Funktionen in einem Chip zusammen. Er besteht aus einem HF-Front-End, einem flexiblen Basisband-Teil in Mixed-Signal-Technik, Frequenz-Synthesizern, zwei A/D-Wandlern und zwei Direct-Conversion-Empfängern und unterstützt Kanalbandbreiten von unter 200 kHz bis 56 MHz, ist weitreichend programmierbar und bietet einen großen Dynamikbereich. Die beiden unabhängigen Direct-Conversion-Empfänger verfügen über eine eigene AGC-Stufe (Automatic Gain Control), DC-Offsetkorrektur, Quadratur-Korrektur und digitale Filterung. Zusätzlich verfügt der Baustein über flexible manuell von außen einstellbare Verstärkungs-Modi. Pro Kanal sind zwei A/D-Wandler mit großem Dynamikbereich vorhanden, die die empfangenen I- und Q-Signale digitalisieren und an konfigurierbare Dezimationsfilter und 128-stufige FIR-Filter weiterleiten. Das Resultat ist ein 12-Bit-Ausgangssignal mit der passenden Abtastrate. 10 mm x 10 mm großen 144-poligen CSP BGA untergebracht.

Zusätzlich zu den FPGA Mezzanine Cards steht zahlreiche weitere Design-Ressourcen zur Verfügung. Dazu gehören Gerber-Files, Referenz-Code, Muster-Applikationen und Treiber für Linux sowie Design-Support-Pakete. Der RF Agile Transceiver AD9361 ist in einem 10 mm x 10 mm großen, 144-poligen CSP BGA untergebracht und bei einer Abnahme von 1000 Stück zu einem Preis von 175 US-$ Netto pro Stück erhältlich.