Trench-Mosfets in schnellschaltenden Applikationen

Das Reverse-Recovery-Verhalten der Body-Diode eines Leistungsmosfets wird in der Regel durch die Doppelimpuls-Testmethode untersucht. Weil mit dieser Testmethode die Parameter Trr, Qrr und IRRM erfasst werden sollen, ist das angelegte di/dt verhältnismäßig langsam; es liegt bei 100 Ampere pro Mikrosekunde. „Zum Teil ist dieses langsame di/dt historisch bedingt“, kommentiert Hemal Shah, Director of Strategic Marketing and Applications Engineering bei International Rectifier im kalifornischen El Segundo. Er ergänzt: „Darüber hinaus wird immer dann, wenn das di/dt erhöht wird, das Auflösen der interessanten Parameter schwieriger.“ Das liegt an der parasitären Induktivität (L di/dt), die die Messung der interessierenden Parameter etwas verschleiert. „Nachdem die Leistungselektronik heutzutage den höchsten Wirkungsgrad anstrebt, verschieben viele Entwicklungen die Schaltübergangszeiten auf einen niedrigeren Wert“, erklärt der Marketing Director von IR. Es ist nicht unüblich, dass FETs mit Stromanstiegsgeschwindigkeiten zum Einsatz kommen, die mehrere Tausend Ampere pro Sekunde übertreffen. Das lässt sich zwar mit robusten Trench-FETs durchführen, allerdings sind ältere Planar-Bausteine in der Regel nicht in der Lage, diese Anstiegsgeschwindigkeiten ohne Schaden zu überstehen.

Parameter festlegen

Die für die Tests ausgewählten Komponenten sind durchgehend in TO-220-Gehäusen untergebracht. Dabei verfügen die Teile A1 bis A5 über eine Nennspannung von 100 Volt und Chipgrößen zwischen 15,3 und 16,9 Quadratmillimeter. Dagegen liegt die Nennspannung der Teile B1 bis B4 bei 55 bis 60 Volt, ihre Chipgrößen reichen von 5,3 bis 6,2 Qua­dratmillimeter. Vergleiche zwischen den Bausteinen mit gleichen Nennspannungen hat der Hersteller getrennt vorgenommen. Bei GenA und GenB handelt es sich um planare Komponenten, bei GenC und GenE um Trench-Bauteile. Die aktuelle Generation hat einen niedrigeren RDS(on) und einen höheren ID-Nennwert als die ältere.

Ins Detail gehen

Um detaillierte Aussagen treffen zu können, müssen die Punkte Schaltungslayout und Gate-Ansteuerung genauer betrachtet werden. In Bild 1 ist ein vereinfachtes Schaltbild des verwendeten Doppelimpulstesters dargestellt. Das Layout der Leiterplatte wurde so ausgelegt, dass es minimale induktive Elemente in die Hochstromschleife einführt. Die mit dem Board-Design erzielte Gesamtschleifeninduktivität beträgt laut Messung 37 Nanohenry. Darin sind die parasitären Zuleitungs- und Bonddraht-Induktivitäten beider D²-Pak-FETs sowie der koaxiale Strommesswiderstand (Shunt) von 10 Milliohm enthalten, ebenso wie das PCB-Layout und der DC-Bus selbst, nämlich die vollständige Stromschleife mit Ausnahme der externen Spule. Dieser Wert wird experimentell verifiziert, indem man beide FETs einschaltet und die Stromanstiegsgeschwindigkeit beobachtet. „Bei einer Busspannung von 100 Volt konnten wir eine lineare Stromrampe von 150 Ampere in 55 Nanosekunden über dem koaxialen Shunt messen“, erklärt Hemal Shah. „Das entspricht 2,73 Ampere pro Nanosekunde, woraus wir über die Formel V = L di/dt berechneten, dass die Induktivität 37 Nanohenry betrug.“ Der Wert stimmt mit einem LT-Spice-Modell des Testers überein, was unter Verwendung der beiden gemessenen und geschätzten Parameter entwickelt wurde. „Das beweist die Übereinstimmung der Stromanstiegsgeschwindigkeit mit unserer Messung, wenn die Gesamtschleifeninduktivität 37 Nanohenry beträgt“, betont Hemal Shah.

Des Weiteren spielt die Gate-Ansteuerung eine wichtige Rolle. Eine schnelle Gate-Ansteuerung mit niedriger Impedanz ist entscheidend für den Erhalt von Doppelimpulsmessungen. Diese sollten nicht dadurch verzerrt sein, dass der Schalt-FET langsam arbeitet und dadurch eine erhebliche Zeit im Übergangszustand verbringt. Bei dem eingesetzten Gate-Treiber handelt es sich um eine diskrete Entwicklung. Dieser steuert bei 10 bis 90 Prozent der Anstiegs- und Abfallzeiten, die unter15 Nanosekunden liegen, die in dieser Untersuchung verwendete höchste Gate-Kapazität an. Sowohl der Einschalt- als auch der Abschalt-RG wurden auf 2 Ohm eingestellt – ohne internen FET-RG. Die Schaltgeschwindigkeit im Doppelimpulstest profitiert von einer etwas niedrigeren effektiven CISS sowie dem Fehlen eines Miller-Effekts während der Einschaltflanke des Schalt-FETs. Das resultiert daraus, dass der zu testende Baustein (DUT, Device-Under-Test) während des Einschaltvorgangs des Schalters noch leitet. Dadurch verändert sich die VDS des geschalteten FETs wenig. Es tritt praktisch kein Miller-Kapazitätsplateau auf, das die Anstiegszeit der Gate-Spannung verlangsamt. Der Abfall der Drain-Spannung erfolgt erst nachdem das Gate den vollen Wert erreicht hat – wenn die Body-Diode des DUT sich schließlich voll erholt hat. Außerdem befindet sich die nichtlineare Sperrschichtkapazität auf ihrem niedrigsten Wert, weil die VDS während des gesamten Einschaltvorgangs bei nahezu 80 Prozent des BV(DSS) liegt. Dadurch ist die CISS niedriger als zum Zeitpunkt, wenn die Drain nicht effektiv an den Bus geklemmt ist.

Die Bausteine testen

Wie lief der Versuch ab? Die Doppelimpulstests fanden bei 25 Grad Celsius statt. Das DUT und der untere geschaltete FET sind gleichartige Typen, wie sie in einer Halbbrückenschaltung zum Einsatz kommen. Die Busspannung wurde auf 80 Prozent der als Nennwert angegebenen VBR(DSS) für jeden Baustein eingestellt. Die Gate-Ansteuerspannung betrug 15 Volt und die Länge des ersten Impulses wurde so geregelt, dass sie den gewünschten Teststrom IF zu dem Zeitpunkt erreichte, an dem der Sperrerholungs-Impuls angelegt wurde. Der maximale Diodenstrom wurde auf ?ISM begrenzt. Beim Einschalten des Schalt-FETs für Impuls 2 ließen sich der resultierenden Reverse-Recovery-Strom und die Spannung des DUT auf dem Oszilloskop erfassen. Die Dauer des Impulses 2 beträgt 500 Nanosekunden, um eine Beschädigung der Testschaltung bei einem Ausfall zu vermeiden. So lässt sich der schaltende FET auch dann abstellen, wenn das DUT ausfällt. „Zudem würde der Ausfall unserer Erfahrung nach innerhalb von weniger als 100 Nanosekunden des Spitzen-IRR erfolgen“, erklärt Hemal Shah. Das stimmt mit den Ergebnissen von Blackburn überein. 

Ergebnisse auswerten

Bild 2 zeigt eine Reverse-Recovery-Wellenform von Baustein A1. Am Anfang der Kurve floss der Strom in der Body-Diode des DUT (violette Spur) über 10 Mikrosekunden und die VDS des DUT (grüne Spur) lag bei ~0 Volt. Der schaltende FET wird bei 100 Nanosekunden eingeschaltet, und der Durchlassstrom von 5 Ampere fällt sofort in den negativen Bereich, während VDS die L di/dt-Spannung über dem FET-Gehäuse zeigt. Die langsame Anstiegszeit von VDS auf der führenden Flanke lässt sich auf die kombinierte COSS des DUT und des Schalters zurückführen. Sobald sich die Body-Diode erholt hat, steigt die VDS sofort auf die Stoßentladung bei ~110 Volt an; der Strom ändert seine Richtung und geht auf 0 zurück und leitet die in der parasitären Induktivität gespeicherte Energie ab.

Der in Bild 2a dargestellte ältere Baustein zeigt eine große Reverse-Recovery-Charakteristik, trotz niedrigen Durchlassstroms, was typisch für diese Planar-Mosfets ist. Der Baustein fiel aus, als der IRRM 67 Ampere erreichte, und zwar bei einem angelegten Durchlassstrom von 17 Ampere (Bild 2b). Diesen Ausfall verursachte ein klassischer Sekundärdurchbruch der parasitären NPN-Bipolartechnik. Er tritt während eines normalen nachhaltigen Lawinendurchbruchs auf, wenn die Stromdichte einen temperaturabhängigen Schwellenwert überschreitet. Dahinter steckt der Mechanismus, dass bei einer Erhöhung des Stroms der bipolare Baustein von der Avalanche-Multiplication zu einer Avalanche-Injection und so zu einem Sekundärdurchbruch übergeht. Charakteristisch dafür: der Rückfall der VDS von VBR(DSS) auf etwa die Hälfte dieses Werts.

IR hat beim Test den Strom schrittweise erhöht – bis entweder der Baustein ausfiel oder der maximale Source-Nennstrom erreicht wurde. Diese Daten verdeutlicht Bild 3. Die X-Achse zeigt den angelegten Durchlassstrom durch die Body-Diode des DUT, unmittelbar vor dem zweiten Impuls. Die Daten sind als Stromdichte dargestellt, indem durch die entsprechende Chipfläche dividiert wurde. In der Y-Achse ist die Größe des resultierenden Reverse-Recovery-Stroms aufgetragen. Die orangefarbig dargestellten Explosionen stellen die Datenpunkte dar, an denen der Baustein ausgefallen ist. Die rote Trennlinie verdeutlicht die Datenaufteilung in zwei Gruppen: die planaren Bausteine befinden sich über, alle Trench-Komponenten unter dieser Linie. Folglich weisen planare FETs bei einer gegebenen Durchlassstromdichte im Vergleich zu Trench-Bausteinen eindeutig einen höheren Reverse-Recovery-Strom pro Flächeneinheit auf. Aus diesem Grunde war es möglich, sämtliche planare Leistungskomponenten mit einer Reverse-Recovery-Stromdichte zu treiben. Diese verursachte im Rahmen des maximalen Nennstroms einen Bausteinausfall. Beide GenA-Bausteine unterschiedlicher Größe (A1 and B1) fielen bei derselben Reverse-Stromdichte (3,98 und 4,03 Ampere pro Quadratmillimeter) aus. Auch die beiden unterschiedlich großen GenB-Bausteine (A2 und B2) versagten bei ähnlichen Stromdichten (5,54 und 5,26 Ampere pro Quadratmillimeter).

Ausfälle vermeiden

Im Vergleich zu Planar-Bausteinen ließ sich keiner der Trench-Bausteine so ansteuern, dass er Ausfälle infolge eines Spitzenwerts der Reverse-Recovery-Stromdichte verursacht hat. „Zwar haben Trench-Bausteine ein niedrigeres UIS-Avalanche-Potenzial als ihre planaren Pendants“, berichtet Hemal Shah. „Aber wenn man davon ausgeht, dass sie einen ebenso verringerten Schwellenwert der Stromdichte für einen Ausfall infolge eines parasitären NPN-Sekundärdurchbruchs haben, war die Performance der Body-Diode so gut, dass der Spitzenwert der Reverse-Recovery-Stromdichte bei ungefähr 2,5 Ampere pro Quadratmillimeter lag.“ Dieser Wert reichte nicht aus, um bei einem der getesteten Trench-FETs einen Fehler hervorzurufen. Fazit: „Trench-FETs weisen eine im Vergleich zu planaren Bausteinen überlegene Reverse-Recovery-Performance auf“, fasst Hemal Shah zusammen. „Sie sollten deshalb für schnell schaltende Anwendungen mit hohen Stromanstiegsgeschwindigkeiten in Betracht gezogen werden.“

Der Beitrag basiert auf Material von Hemal Shah, Director of Strategic Marketing bei IR in El Segundo.

(eck)