Bildergalerie
Immer dünner immer leistungsfähiger: Alle zwei Jahre kommt es nach „Moores Law" zu einer Verdoppelung der Leistungsfähigkeit bei den Prozessoren und gleichzeitig zu einer Miniaturisierung.
Die EPC-Technologie schafft nicht nur eine effiziente Miniaturisierung bei gleichzeitiger Leistungserhöhung, sondern verringert den Einsatz von Kupfer und anderen Materialien signifikant.
Die EPC-Technik ermöglicht das Einbetten von Halbleitern und weiteren elektronischen Bauelementen in Leiterplatten mit konventionellen Fertigungsschritten.
Gemeinsam mit dem japanischen TDK-Konzern will AT&S den Chip-Embedding-Markt bedienen. Erster Erfolg: Die Vielschichtvaristoren der Familie CeraDiode lässt sich in die Platine integrieren.

Nach Texas Instruments und Intel kooperiert AT&S Austria Technologie & Systemtechnik nun auch mit der zum japanischen TDK-Konzern gehörende Epcos, um das Einbetten von Halbleitern und weiteren elektronischen Bauelementen in Leiterplatten oder anderen Substraten von Modulen zu ermöglichen. Die neue Packaging-Technologie schafft nicht nur eine effiziente Miniaturisierung bei gleichzeitiger Leistungserhöhung, sondern verringert den Einsatz von Kupfer und anderen Materialien signifikant. Damit werden noch leistungsstärkere Applikationen bei gleichzeitiger Reduktion von Rohstoffen möglich werden. Beide Partner wollen zudem die Standardisierung dieser Technologien, die bei der Realisierung stark miniaturisierter Module eine entscheidende Rolle spielen, zügig vorantreiben.

Basis ist die Embedded Component Packaging (ECP) genannte Packaging-Technologie. Im Rahmen des EU-Forschungsprogramms Hermes hatte AT&S diese Technik mit dem Kürzel ECP als weltweites Markenzeichen eingetragen und im Jahr 2012 zur Serienreife gebracht. Die Buchstaben stehen für „H“igh density integration by „E“mbedded chips for „R“educed sized „Modules and „E“lectronic „S“ystems. Das Chip-Embedding-Projekt gilt als eines der größten Forschungsprojekte, daran waren 11 Partner beteiligt. Mit Hermes gelang es, eine komplette Chip Embedding Supply Chain vom Chip bis zur Fertigung aufzustellen: Neben AT&S brachten Infineon, RoodMicrotec, Thales, ASM Assembly Systems, Atotech Bosch, Circuit Foil Luxemburg, Fundico, das Fraunhofer IZM und das IMEC ihre Kernkompetenzen in das Projekt ein. Ihnen gelang es, einen Demonstrator für die Leistungselektronik zu entwickeln, wobei der Platzgewinn gegenüber einer diskreten Version bei 50 Prozent lag: Beim Chip Embedding lässt sich praktischerweise auch die Oberfläche der Leiterplatte bestücken.

Ins Innere gesehen

ECP ist demnach der Schlüssel dazu, um jene passiven und künftig immer mehr aktive Halbleiter, die ansonsten auf der Platte montiert sind, in einem eigenen Teil in die Leiterplatte zu integrieren. Sie ersetzt – vereinfacht gesehen – das Packaging und das Silizium-Substrat. Das Kunststoffgehäuse und die Anschlusstechnik entfallen. Das stellt Halbleiterhersteller vor einer gewissen Herausforderung: Sie müssen ihre Bauteile so modifizieren, damit sie sich als eingebettete Chips einsetzen lassen. Durch die Miniaturisierung lassen sich die Wärmewiderstände reduzieren, und das wiederum führt dazu, dass sich die Temperaturen verringern. Die Embedding-Technik kontaktiert über breite Leitungen und Flächen, die dann über Microvias den Halbleiter kontaktieren. Dadurch punktet die Embedding-Technologie mit sehr guten elektrischen Eigenschaften, die sich wiederum positiv auf das Wärmemanagement auswirken. Ein weiterer Vorteil ist, dass sich die Bauelemente und Halbleiter mit gängigen Bestückprozessen aufbringen lassen.

Die Technik hat ganz im nebenbei auch eine schützende Funktion: Denn während sich die Halbleiter mehr oder minder ungeschützt im konventionellen Prozess auf der Leiterplattenoberfläche befinden, sind sie integriert in die Platine vor fernöstlichen Kopien. Genau hier zeigt sich die Unzerstörbarkeit der ECPs: Das Re-Engeneering, das dann zu Kopien fuhrt, wäre hier extrem erschwert. Einzelne Chips kann man von der Leiterplatte entfernen, ihre Informationen auslesen, nachvollziehen, wer sie eingebaut hat, welche Intelligenz dahinter steckt. Bei EPC muss der potenzielle Spion aber in die Leiterplatte und anschließend in den Chip hinein, um sich diese Informationen zu holen. Dabei zerstört er das Miniaturteil gleichzeitig.

Konsequenterweise will AT&S auch weiterhin neue Märkte erobern. Da passt es gut ins Konzept, dass der Leiterplattenhersteller seine Geschäftsfelder erweitern und künftig auch IC-Substrate fertigen will. Diese Substrate dienen der Verbindung von Halbleitern mit der Leiterplatte. Gründe für diesen Vorstoß sind im anhaltenden Trend zu finden, dass sich Halbleiter- und PCB-Anforderungen sowie die Fertigungstechniken immer mehr annähern. Um die Entwicklungen voranzutreiben, hat sich AT&S den Chipriesen Intel ins Boot geholt. Das Unternehmen plant in den nächsten drei Jahren eine Größenordnung von 350 Mio. Euro zu investieren. Mit Umsätzen im neuen Geschäftsfeld rechnet AT&S ab dem Kalenderjahr 2016, jedoch blickt man in der Chefetage zuversichtlich in die Zukunft: Geht es nach den Analysten von Prismark, dann wird das weltweite Marktpotential für IC-Substrate von derzeit etwa 8,6 Mrd. Dollar auf 11,8 Mrd. Dollar bis zum Jahr 2016 anwachsen. Die Produktion der IC-Substrate wird in China erfolgen.

Im Schulterschluss mit Epcos

Gemeinsam mit dem japanischen TDK-Konzern will AT&S den Chip-Embedding-Markt bedienen. Durch diese Partnerschaft erhofft sich AT&S einen zu 100 Prozent von asiatischen Firmen dominierten Markt knacken zu können. Die enge Zusammenarbeit mit Epcos liefert erste Erfolge auf dem Gebiet der Schutzbausteine. ESD- und Überspannungsschutz sind in der Elektronik unverzichtbar – egal ob es sich um Anwendungen in der Informations- und Kommunikationstechnik oder der Automobil-, Konsum- und Industrie-Elektronik handelt. Zum Schutz von Daten-, Audio und Videoleitungen sowie von Energieleitungen werden monolithische Varistoren und Vielschichtvaristoren sowie gasgefüllte Überspannungsableiter eingesetzt.

Diese spezialisierten, sehr kleinen Vielschichtvaristoren der Familie CeraDiode konnten durch die Kombination eines neuartigen, effizienten Halbleitermaterials mit TDKs Micro-Core-Technik realisiert werden. Die neuen CeraDiodes sind um rund 80 Prozent kleiner als ihre Vorgänger und bieten gleichzeitig einen äußerst zuverlässigen ESD-Schutz. Das kleinste Gehäuse der neuen Serie hat eine Grundfläche von 0,47 mm x 0,47 mm bei einer Höhe von 0,1 mm. Damit eignen sich die ultraflachen Schutzbausteine für elektronische Schaltungen von Geräten der mobilen Elektronik wie Smartphones und von LED-Beschaltungen, die immer platzsparender realisiert werden und immer sensibler auf ESD reagieren. Unter anderem wird die Effizienz von LED-Beleuchtungen erhöht, da sich die Schattenbildung durch die geringe Höhe der neuen Varistoren verringert.

Die Haupteinsatzgebiete der neuen CeraDiodes sind Applikationen in der Hochfrequenz-Baueinheit von mobilen Kommunikationsgeräten sowie Hochgeschwindigkeits-Schnittstellen wie HDMI. Die Zuverlässigkeit der Schutzfunktion wurde bei am Markt erhältlichen Smartphones an verschiedenen Schnittstellen wie den Video- und Audio-Ports sowie verschiedenen Tasten nachgewiesen. Damit entspricht die Schutzfunktion der neuen Bauelemente der von TVS-Dioden, die derzeit noch als ESD-Standardschutz verwendet werden. Die neuesten CeraDiodes werden dank ihrer weiteren Miniaturisierung, ihrer besseren Performance und ihren geringeren Kosten eine immer attraktivere Alternative zu TVS-Dioden.

Die neuen SMD-Schutzbauelemente gibt es in den Bauformen 0402, 0201 und noch kleiner; auch kundenspezifische Varianten sind realisierbar. Außerdem lassen sich diese neuen Micro-Core-Bauelemente direkt in 3D-Schaltungen und Module integrieren. Damit sind sie entscheidende Bauelemente für den ESD-Schutz und die weitere Miniaturisierung von immer komplexeren hochintegrierten Schaltungen von Smartphones, Tablet-PCs und LED-Beleuchtungen.

Für die Zukunft gerüstet

Der Leiterplattenhersteller AT&S hat sich mittlerweile den Ruf erarbeitet, dass das Unternehmen neue Technologien vorbereiten und auch technologisieren kann. Die Packaging-Technik und die Herstellung neuartiger IC-Substrate sind aktuelle Beispiele hierfür. Ziel ist es, die Größe der Haupt-Platine durch die Integration ausgesuchter elektronischer Komponenten zu reduzieren und so zusätzlich Platz auf der Leiterplattenoberfläche zu schaffen. Rund 5 Prozent des Umsatzes fließen für Forschung und Entwicklung, derzeit hat AT&S 83 Patentfamilien und unterhält viele Partnerschaften mit internationalen Forschungseinrichtungen.