Im Rahmen ihrer CDN-Live im Silicon Valley stellt Cadence neue Design-Lösungen im Bereich der Verifikation vor. Darunter Cadence Incisive Enterprise Verifier IEV, eine neu integrierte Verifikationslösung, die formale Analyse und Simulation vereint. Mit ihrer Hilfe können Design- und Verifikationsingenieure leichter Fehler in Corner-Cases auffinden und die Abdeckung gegenüber einer getrennt durchgeführten formalen Analyse oder Simulation weiter erhöhen. Des Weiteren präsentiert Cadence seine erweiterte TLM-basierte Design- und Verifikationslösung für Entwickler von
Embedded-Software. Sie bietet OVM-basierte Hardware/Software-Co-Verifikation sowie eine durchgängige graphische Anwenderschnittstelle für Hardware/Software-Co-Debugging für die C/C++-Compiler von ARM, GNU, Green Hills und ARC.