Das Or-CAD-Portfolio ermöglicht starrflexible Leiterplatten effizienter zu planen, zu designen und in Echtzeit zu Visualisieren.

Das Or-CAD-Portfolio ermöglicht starrflexible Leiterplatten effizienter zu planen, zu designen und in Echtzeit zu Visualisieren. Cadence

Das Or-CAD-Portfolio ermöglicht starrflexible Leiterplatten effizienter zu planen, zu designen und in Echtzeit zu Visualisieren. Integrierte Datenkonverter erlauben einen direkten Design-Import verschiedener EDA-Anbieter. Pspice Designer unterstützt jetzt eine Simulation auf Systemebene mit in C, C++, SystemC und VerilogA programmierten Funktionsblöcken über die neue Pspice-Compact-Modell-Schnittstelle. Dies ermöglicht ein virtuelles Hardware/Software-Prototyping von IoT-Geräten. Or-CAD ist eine voll skalierbare PCB-Design-Lösung, die einen Umstieg von Mainstream- auf Enterprise-PCB-Lösungen auf Basis der Allegro-Umgebung erlaubt.

Das Or-CAD-Portfolio ermöglicht starrflexible Leiterplatten effizienter zu planen, zu designen und in Echtzeit zu Visualisieren. Integrierte Datenkonverter erlauben einen direkten Design-Import verschiedener EDA-Anbieter. Pspice Designer unterstützt jetzt eine Simulation auf Systemebene mit in C, C++, SystemC und VerilogA programmierten Funktionsblöcken über die neue Pspice-Compact-Modell-Schnittstelle. Dies ermöglicht ein virtuelles Hardware/Software-Prototyping von IoT-Geräten. Or-CAD ist eine voll skalierbare PCB-Design-Lösung, die einen Umstieg von Mainstream- auf Enterprise-PCB-Lösungen auf Basis der Allegro-Umgebung erlaubt.

Für eine effiziente Flex- und Starrflex-Design-Erstellung nutzt das Or-CAD-Portfolio eine neue Multi-Stack-up-Datenbasis und Inter-Layer-Checks im Design, durch die der Anwender Fehler während der manuellen Überprüfung vermeiden kann. Weitere Verbesserungen ermöglichen eine einfachere Nutzung der Padstack-Editierung, des Constraint-Managers, der Kupferflächen-Bearbeitung und von Design Rule Checks.

Zudem umfasst das Portfolio eine moderne Methode, um Unterschiede im Design darzustellen, die ein Design-Review mit globalen Teams auf der Basis von systemunabhängigen Berichten ermöglicht. Damit die Entwickler die Bauteilinformationen zwischen Schaltplan und Layout besser steuern können, sind nun erweiterte Anmerkungen und automatische Verweise verfügbar.