Das Tool zeichnet sich durch Virtual-Prototyping-Fähigkeit und Support für das komplette SystemC, C/C++, VHDL und Verilog aus und ist unter UNIX und Windows lauffähig. Visual Elite Version 2 ist ein wichtiges Werkzeug für das System-Level Design (SLD) und wartet mit weiterentwickelten Virtual-Prototyping-Funktionen auf. Es handelt sich dabei um eine wirkungsvolle, in einer frühen Phase des SoftwareDesigns zur Verfügung stehende Möglichkeit zum Erstellen eines virtuellen Modells der projektierten Systemhardware einschließlich der Softwareschnittstelle. Der Hardware/Software-Designablauf wird auf der Implementierungsebene durch die Integration von Visual Elite mit den Tools VCPUTM und RegentTM zu einem kombinierten SLD-Ablauf unterstützt. Diese Kombination ermöglicht die Co-Verifikation und die Modellierung der 4. Softwareschnittstelle von der Anforderungs- und Funktions-Ebene bis hinab zur HPL-Ebene und den speicheradressierten Registern. V-CPU richtet eine leistungsfähige, integrierte Plattform für die Co-Verifikation von Hard- und Software ein, während Regent als Hilfsmittel für das Design und die Koordinierung der Systemregister dient, die die Schnittstelle zwischen Hardund Software bilden. Mit V-CPU und Regent ist Innoveda der erste Anbieter einer lückenlosen Co-Design-Umgebung, bestehend aus den Schnitt~tellen zwischen Hard- und Software, einer leistungsstarken Co-Verifikations-Plattforrn und der Fähigkeit, mit ein und demselben Werkzeug Hardware- und Software-Prototypen zu realisieren. Visual Elite Version 2 wird außer unter Solaris, HP-UX und Linux auch auf sämtlichen Windows-Plattformen lauffähig sein. Innoveda rüstet Visual Elite für das System-Level-Design auf Seite 3 Systemanalyse Die neue, auf der Technologie des Architect-Tools von Innoveda beruhende, abstrakte Analysefähigkeit von Visual Elite Version 2 wird Anwendern das Erstellen abstrakter Funktions- und Architekturmodelle in einer frühen Phase des Designs ermöglichen. Außerdem kann die Leistungsfähigkeit des Funktionsmodells abgeschätzt werden, damit die Aufteilung der Verarbeitungsaufgaben auf Hard- und Software gegebenenfalig,variiert werden kann. Der Anwender kann abstrakte Ereignisse und den Datenfluss im System (z.B. Bus- oder Netzwerk-Transaktionen, Datenverarbeitungs-Ereignisse, kausale Zusammenhänge und Fehlerbedingungen) definieren. Eine Reihe von AnalyseTools gibt ihm die Möglichkeit, diese abstrakten Ereignisse während und nach der Simulation zu analysieren. Unterstützung für rnehrere Sprachen Anwender von Visual Elite können innerhalb ein und desselben Ablaufs und mit einer einzigen Methodik unterschiedliche Sprachen (SystemC, C/C++, VHDL und Verilog) für das Design auf den verschiedenen Abstraktionsebenen verwenden. SystemC- und C/C++-Designs lassen sich auf einfache Weise in Form von Blockschaltbildern, konfigurierbaren Makros und Textschablonen erfassen. Die Existenz eines einheitlichen, integrierten Ablaufs für verschiedene Sprachen und Abstraktionsebenen ermöglicht eine bessere Integration und eine zügigere Einarbeitung für Unternehmen ohne Erfahrung mit C/C++ und SystemC.