Moshe Gavrielov, President & CEO von Xilinx: „Im Vergleich zu den Vorgänger-Familien stellen Virtex-6 und Spartan-6 etwa die doppelte Logikdichte bei halber Verlustleistung zur Verfügung.“	Foto: Alfred Vollmer

Moshe Gavrielov, President & CEO von Xilinx: „Im Vergleich zu den Vorgänger-Familien stellen Virtex-6 und Spartan-6 etwa die doppelte Logikdichte bei halber Verlustleistung zur Verfügung.“ Foto: Alfred Vollmer

Xilinx hat die nächste Generation seiner FPGAs vorgestellt: Virtex-6 für das Hochleistungs-Segment und Spartan-6 für preissensiblere Anwendungen. Während Spartan-6 in einem 45-nm-Prozess mit 9 Metallisierungsebenen bei Samsung gefertigt wird, kommen die Virtex-6-ICs aus einer 40-nm-Fab von UMC.

Erstmals hat Xilinx die FPGAs in „marktspezifische Design-Plattformen“ eingeordnet, mit denen die Produktivität erhöht und die Entwicklungskosten gesenkt werden sollen. Eingebunden in ein zugehöriges Netzwerk von Lieferanten will Xilinx „die Systementwickler so mit einfacheren, ausgefeilteren und strategischen Methoden versorgen, um FPGA-basierte Einchip-Systeme zu kreieren, die einen großen Bereich an unterschiedlichen Märkten und Applikationen abdecken“, so Moshe Gavrielov, der President und CEO von Xilinx.

Da der Trend für ihn auch bei größeren Stückzahlen zunehmend weg vom ASIC/ASSP und hin zum FPGA geht, blickt Gavrielov sehr optimistisch in die Zukunft. Er verweist in diesem Zusammenhang auf eine Studie von Gartner, derzufolge im Jahr 2008 das Verhältnis zwischen FPGA-Design- und ASIC-Design-Starts bei 25:1 lag.

Spartan-6

Als sechste Generation der Spartan-FPGAs ist die Spartan-6-FPGA-Familie in 45-nm-Dual Oxide-Prozesstechnologie mit 9 Metalllagen realisiert. Die Logikstruktur – Dual-Register-LUTs (Look-up Table) mit 6 Eingängen – der Spartan-6-FPGAs nutzt die bewährte Virtex-Architektur, um die Kompatibilität zwischen den Plattformen zu sichern und die Systemleistung zu erhöhen. Diverse eingebaute Funktionsblöcke auf Systemebene (inklusive DSP-Slices, schnelle Transceiver und PCI-Express-Schnittstellen) stammen für eine bessere Integration auf Systemebene ebenfalls aus der Virtex-Serie.

Die Spartan-6-FPGAs beinhalten verschiedene Technologien für kosten- und verlustleistungssensitive Märkte wie z. B. Infotainment im Automobil, Flachbildschirme und Videoüberwachung. Ein neuer integrierter Memory-Controller-Core unterstützt DDR, DDR2, DDR3 und mobile DDR-Speicher zusammen mit einer hartverdrahteten Multi-Port-Busstruktur für ein vorhersagbares Timing und eine Leistung für bis zu DDR2/DDR3 800 (400 MHz). Design-Wizards vereinfachen und beschleunigen den Aufbau von Memory-Controllern für Spartan-6-FPGAs.

Über die Low-Power-Option besteht die Möglichkeit, mit 1,0 V Core-Spannung zu arbeiten, so dass die Spartan-6-FPGAs mit 65% weniger Verlustleistung aus kommen können als bisherige Spartan-Familien. Schnelle flexible I/Os erlauben den Speicherzugriff mit einer Bandbreite von über 12 Gbit/s bei 3,3-V-Kompatibilität.

Spartan-6 besteht aus zwei bereichsoptimierten FPGA-Plattformen mit einem Mix an Funktionen, die für die hohen Marktanforderungen von preissensitiven Großserien-Applikationen ausgelegt sind:

Spartan-6 LX FPGAs

…sind optimiert auf Anwendungen, die besonders niedrige Kosten erfordern. Diese Bausteine unterstützen bis zu 150K Logik, 4,8 Mbit Speicher, integrierte Speicher-Controller und Hochleistungs-System-IP wie z. B. DSP-Blöcke.

Spartan-6 LXT FPGAs

…erweitern die LX-Plattform und enthalten bis zu acht 3,125-Gbit/s-GTP-Transceiver sowie einen integrierten PCI-Express-kompatiblen Core. Diese beiden stammen von bewährter Virtex-Technik ab, um „das geringste Entwicklungsrisiko und die preisgünstigste Lösung der Industrie bezüglich serieller Verbindungstechniken zu bieten“.

Virtex-6

Passend zu der in einem 40-nm-Prozess gefertigte Virtex-6-FPGA-Familie hat Xilinx eine ebenfalls neue Generation an Entwicklungswerkzeugen sowie eine umfangreiche IP-Bibliothek vorgestellt, die bereits für die Virtex-5-Familie verfügbar war. „Verglichen mit 40-nm-FPGAs des Wettbewerbs liefern die neuen Bausteine eine 15 Prozent höhere Leistung und 15 Prozent geringere Leistungsaufnahme, und sie arbeiten mit 1.0 V Kernspannung mit einer 0,9-V-Low-Power-Option“, betont Moshe Gavrielov.
Die Virtex-6-FPGAs bestehen aus drei unterschiedlichen bereichsoptimierten FPGA-Plattformen, die einen unterschiedlichen Mix von Funktionen bereitstellen, um die Vielzahl an Kundenapplikationen bestmöglich zu adressieren:

Virtex-6 LXT FPGAs

… sind optimiert auf Anwendungen, die Hochleistungs-Logik und DSP sowie serielle Schnittstellen mit 6,5 Gbit/s schnellen seriellen GTX-Transceivern benötigen.

Virtex-6-SXT-FPGAs

… sind optimiert für Applikationen, die besonders hohe DSP-Leistung und serielle Verbindungstechnik mit seriellen GTX Transceivern (6,5 Gbit/s) benötigen.

Virtex-6-HXT-FPGAs
… sind optimiert für Kommunikationsanwendungen welche „die schnellste serielle Verbindungstechnik mit bis zu 64 seriellen GTH-Transceivern benötigen, die bis zu 11,4 Gbit/s erzielen“.

Weitere Details zu den Bausteinen und Software-Unterstützung sind über die Virtex-6- und Spartan-6-„Early-Access“-Programme verfügbar. Muster der Spartan-6-Bausteine werden bereits an die Kunden ausgeliefert. Erste Muster der Virtex-6-Bausteine sollen im zweiten Quartal 2009 erhältlich sein. Die marktspezifischen Design-Plattformen von Xilinx, die voll integrierten Software-Support, getestete IP-Blöcke und Referenz-Designs mit Entwicklungs-Boards und -Kits bieten, werden ebenfalls in der zweiten Hälfte 2009 verfügbar sein. Unterstützung durch „Xilinx Engineering Services“ mit Engineering-Ressourcen ist bereits erhältlich.

(av)

 

399ei0108