Gerade Ingenieure, die noch neu in Ihrem Fach sind, haben es mit diesem 100-Ω-Widerstand oft zu tun, obwohl sie aber nicht immer genau wissen, warum der Wert so hoch liegt.

Eckdaten

Der Artikel erklärt, warum ein Widerstand von 100 Ω genau passend ist für MOSFET-Gates.  Beispiele, Simulationen und verschiedene Versuchsansätze verdeutlichen diese Aussage.

Formel 1: Formel für die gesamte Verstärkung.

Formel 1: Formel für die gesamte Verstärkung. Analog Devices

Die Schaltung in Bild 1 zeigt ein typisches Beispiel für eine High-Side-Strommessung. Negatives Feedback versucht, die Spannung VSENSE auf einen Verstärkungswiderstand RGAIN zu zwingen. Der Strom durch RGAIN fließt über den P-Kanal-MOSFET (PMOS) zum Widerstand ROUT, an dem eine auf Masse bezogene Ausgangsspannung entsteht. Die gesamte Verstärkung zeigt Formel 1.

Bild 1: High-Side-Strommessung.

Bild 1: High-Side-Strommessung. Analog Devices

Ein optionaler Kondensator COUT über dem Widerstand ROUT dient zum Filtern der Ausgangsspannung. Selbst wenn der Drain-Strom des PMOS schnell dem gemessenen Strom folgt, wird die Ausgangsspannung einen exponentiellen Verlauf erster Ordnung zeigen. Der Widerstand RGATE im Schaltbild trennt den Verstärker vom PMOS-Gate. In diesem Beispiel liegt der Wert des Gate-Widerstandes tatsächlich bei 100 Ω.

Hohe Widerstandswerte probieren

Bild 2: High-Side-Strommesssimulation

Bild 2: High-Side-Strommesssimulation Analog Devices

Aber wäre es möglich, mit genügend Kapazität zwischen Gate und Source oder mit einem genügend großen Gate-Widerstand Stabilitätprobleme hervorzurufen? Sobald klar ist, dass RGATE und CGATE nachteilig zusammenwirken, wird es möglich sein, den Mythos, dass 100 Ω oder praktisch jeder Gate-Widerstand automatisch geeignet sind, zu widerlegen. Bild 2 zeigt ein Beispiel einer LTspice-Simulation zur Verdeutlichung des Schaltungsverhaltens. Solche Simulationen können auch Stabilitätsprobleme zeigen, die bei zunehmendem Gate-Widerstand RGATE auftreten können. Eigentlich sollte die Polstelle von RGATE und CGATE den zur offenen Regelschleife gehörenden Phasenspielraum nachteilig beeinträchtigen. Dennoch ergibt sich bei keinem Wert von RGATE irgendeine Art von Problem beim Verhalten im Zeitbereich.

Komplizierte Schaltung

Zur Untersuchung des Frequenzverlaufs müssen Ingenieure das Verhalten des offenen Regelkreises ermitteln. Der Vorwärtspfad, der die Regelschleife in Kombination mit der Gegenkopplung bei Verstärkung Eins (Unity Negative Feedback) bildet, beginnt bei der Differenz und endet am resultierenden negativen Eingang. Eine anschließende Simulation von VS/(VP – VS) oder VS/VE, ergibt einen Frequenzverlauf wie in Bild 3, der das Verhalten bei offener Regelschleife zeigt. Das Bode-Diagramm von Bild 3 zeigt eine nur sehr niedrige DC-Verstärkung und keine Anzeichen von Problemen bezüglich des Phasenspielraums beim Übergang. Genau genommen sieht der Plot insgesamt merkwürdig aus, da die Übergangsfrequenz weniger als 0,001 Hz beträgt.

Formel 2: Formel 2: Modell zu  V(VS)/V(VG).

Formel 2: Modell zu V(VS)/V(VG). Analog Devices

Die Zerlegung der Schaltung in ein Steuersystem zeigt Bild 4. Der LTC2063, genau wie fast alle OPVs mit Spannungsrückkopplung, startet mit hoher DC-Verstärkung und einer Polstelle. Der OPV verstärkt das Fehlersignal und treibt das PMOS-Gate durch den RGATE-CGATE-Filter. CGATE und die PMOS-Source sind zusammen mit dem -IN-Eingang des OPV verbunden. RGAIN ist von diesem Schaltungsknoten aus mit der Source mit niedriger Impedanz verbunden. Selbst Bild 4 lässt den Schluss zu, dass der RGATE-CGATE-Filter Stabilitätsprobleme verursachen könnte, speziell wenn RGATE wesentlich größer ist als RGAIN. Letzten Endes treten bei der CGATE-Spannung, die direkt den Strom RGAIN im System beeinträchtigt, keine Änderungen am OPV-Ausgang auf.

Bild 3: Frequenzverlauf von der Fehler- zur Quellspannung.

Bild 3: Frequenzverlauf von der Fehler- zur Quellspannung. Analog Devices

Warum vielleicht RGATE und CGATE keine Instabilität hervorrufen, kann daran liegen, dass die Gate-Source-Spannung fest und somit der RGATE-CGATE-Schaltkreis nicht relevant ist. Es ist also lediglich nötig das Gate einzustellen, damit die Source folgt. Es ist ein Source-Folger. Allerdings gilt das nur, wenn der PMOS normal als Verstärkerblock in der Schaltung arbeitet. Was wäre, wenn sich das Verhalten zwischen Source und Gate des PMOS direkt modellieren ließe? Mit anderen Worten, was ist V(VS)/V(VG)? Ein Modell, wie in Formel 2 abgebildet, wäre denkbar.

Bild 4: High-Side-Messschaltung als Blockdiagramm.

Bild 4: High-Side-Messschaltung als Blockdiagramm. Analog Devices

Ein Blick auf Bild 1 zeigt dann: Bei einem Strom von Null Ampere durch den Widerstand RSENSE sollte der Strom durch den PMOS ebenfalls Null Ampere betragen. Bei einem Strom von Null Ampere ist gm Null, da der PMOS effektiv ausgeschaltet ist, nicht genutzt wird und nicht vorgespannt ist und keine Verstärkung hat. Wenn gm = 0, dann ist VS/VE 0 bei 0 Hz und VS/VG 0 bei 0 Hz. Somit ist keine Verstärkung vorhanden und die Plots in Bild 3 können letztendlich gültig sein.

Ob Instabilitäten überhaupt möglich sind, erfahren Sie auf der nächsten Seite.

Seite 1 von 212