Hans Bell, Leiter Forschung und Entwicklung von Rehm  und Moderator der Fachtagung.

Hans Bell, Leiter Forschung und Entwicklung von Rehm und Moderator der Fachtagung. Marisa Robles

Der Verdrängungswettbewerb ist in vollem Gange und er ist hart. Wie ein Damoklesschwert hängen Begriffe wie Prozessoptimierung und Effizienz über den Köpfen der Elektronikfertiger. Erschwerend kommt hinzu, dass es nicht den einen goldenen Mittelweg zum konkurrenzlosen Erfolg gibt, sondern verschiedene Lösungen zum Ziel führen können. Und diese gilt es zu erruieren, zu analysieren und schließlich umzusetzen. Die Organisatoren des EE-Kolleg, ASM Assembly Systems, Asys Group, Balver Zinn, Christian Koenen, Kolb Cleaning Technology und Rehm Thermal Systems, wollen eine helfende Hand reichen – in Form einer hochkarätigen Konferenz mit fundierten, die SMT-Wertschöfpungskette abbildenden Fachvorträgen und als Networking-Plattform. Die diesjährige Konferenz spannte den Bogen von der Leiterplattenfertigung über den Druckprozess und die Löttechnik bis hin zu Herausforderungen wie die Elektromigration. Anwenderberichte hatten parallel dazu Netzwerkcharakter.

 

Leiterplattenoberflächen: Von der Picke an

Welchen Stellenwert in der diesjährigen Konferenz die Leiterplatte hat, zeigten die Veranstalter damit, dass sie nicht nur Experten von Contag und Emtech als Referenten einluden, sondern auch Themen wie Caverty und Korrosion (ECM) aufgriffen. Immerhin ist und bleibt die Leiterplatte das Rückgrat einer elektronischen Baugruppe, wenngleich oft unterschätzt und doch unentbehrlich. Zweifelsohne ist sie über die Jahre ein sehr komplexes Element der elektronischen Baugruppen geworden. Den Auftakt der Vortragsreihe bildete Christian Ranzinger. Er machte deutlich, was die grüne Platte heute leisten muss. In seiner Funktion als Technischer Vorstand von Contag ist er verantwortlich für Technologie, F&E, Produktion und Arbeitsvorbereitung und hat daher ein breites Spektrum an Anforderungen abzudecken. Der Leiterplattenhersteller ist in allen gängigen Branchen zuhause, und muss daher sämtliche Technologien zuverlässig bedienen können. Komplexe Leiterplatten mit 70 µm Line/Space mit Bohrdurchmessern von 100 µm sind Stand der Technik, erläutert Ranzinger. Der Shrinkprozess hält auch weiterhin an: „Die Highend-Leiterplatten mit 50 µm feinen Strukturen sind keine Seltenheit mehr. Und im F&E-Kontext sorgt die Interposer-Technik für Furore, da sie die einst getrennten Welten der Platine und Halbleiter nun verbinden.“

Referenten des ersten Tages (v.l.n.r.): Prof. Dr. Christian Faber (HS Landshut), Christian Ranzinger (Contag), August Huber (Dräxlmaier Group), Dr. Hans Bell (Rehm Thermal Systems), Karsten Dierker (Tonfunk Ermsleben), Thomas Mückl (Zollner Elektronik) und Peter Fischer (Enmech).

Referenten des ersten Tages (v.l.n.r.): Prof. Dr. Christian Faber (HS Landshut), Christian Ranzinger (Contag), August Huber (Dräxlmaier Group), Dr. Hans Bell (Rehm Thermal Systems), Karsten Dierker (Tonfunk Ermsleben), Thomas Mückl (Zollner Elektronik) und Peter Fischer (Enmech). Marisa Robles

Das Know-how eines Leiterplattenherstellers zeichnet sich dadurch aus, dass er in der Lage ist, kundenspezifisch nicht nur die unterschiedlichsten Einsatzgebiete, sondern auch die Produkttypen und Ausführungen – also Materialien, Aufbauvarianten und Strukturen/Layoutdichte zu einer zuverlässig funktionierenden Platine zu vereinen. Mit über 1000 aktiven Kunden in sämtlichen Industriebereichen, hat sich Contag während seines mehr als 30-jährigen Bestehens eine große Expertise rund um die Leiterplattenfertigung aufgebaut. Das Portfolio reicht von einfachen Platinen und hochkomplexen Multilayern bis zu 24 Lagen über flexible und starr-flexible Leiterplatten bis hin zu HF-Leiterplatten und 3D-MIDs. „Gemeinsam dabei ist, dass alle diese Leiterplatten eine finale Endoberfläche auf den Kupferstrukturen besitzen“, erläutert Ranzinger. Der überwiegend selektiv aufgetragene Oberflächenschutz hat die Aufgabe, eine hohe Prozesssicherheit bei einem großen Prozessfenster sicherzustellen und gleichzeitig das Korrosionsrisiko zu vermindern. Jedoch: „Die universelle und optimale Leiterplattenoberfläche gibt es nicht“, betont er und verweist auf ein weithin etabliertes Oberflächenspektrum, das von OSP (Organic Surface Passivation) über HAL/HASL (Hot Air (Solder) Levelling) über Varianten von Nickel/Gold, Zinn, Silber, Gold bis hin zu Karbondruck und Widerstandsdruck reicht.

 

„Alle diese Oberflächengüten haben ihre Berechtigung, natürlich immer mit einem gewissen Prozessrisiko behaftet. Sowohl der Leiterplattenhersteller, als auch der Elektronikfertiger muss wissen, wann sich welche Oberfläche eignet. Im Fehlerfall muss er in der Lage sein, auf die Ursachen zurückzuschließen“, bekräftigt er, auch mit Blick darauf, dass sich auch die Oberflächenprozesse ständig weiterentwickeln. Immer attraktiver werden Oberflächen wie ENIG, ENEPIG, ISIG, etc. Dabei handelt es sich bei „Immersion“ um ein Sudverfahren, hingegen bei „Autocatalytic“ um ein autokatalytisches oder reduktives Verfahren und bei „Electroless“ um eine stromlos abgeschiedene Oberfläche. Welche Prozessflächen kommen demnach weltweit zum Einsatz? Der Prozessanbieter für chemische Oberflächen MacDermid hat im Jahr 2016 ermittelt, dass weltweit vor allem das sehr preisgünstige und damit für Konsumerelektronik attraktive OSP (51 Prozent) die erste Wahl ist, gefolgt von der recht etablierten, sehr planaren und Fine-pitch-geeigneten Oberfläche ENIG (16 Prozent). Chemisch Zinn (14 Prozent), chemisch Silber (10 Prozent) und das zunehmend an Bedeutung verlierende HAL/HASL (8 Prozent) folgen. Gute Perspektiven zeichnen sich für die moderne, im Aufwärtstrend befindliche Oberfläche ENEPIG, die derzeit nur 1 Prozent der weltweiten Leiterplattenflächen belegt. Anhand von Zuverlässigkeitsuntersuchungen erläuterte Ranzinger die Vor- und Nachteile der jeweiligen Oberflächen und stellte gleichzeitig auch die relevanten Normen für den Leiterplattenhersteller aus Oberflächensicht vor.

 

AVT mit flexiblen Leiterplatten

Geballte Information auf 70 Folien – vorgetragen in knapp 45 min: Peter Fischer, verantwortlich für die Prozess-Entwicklung von Enmech, sprudelte sein überaus fundiertes Wissen hervor. Das überwiegend in der Automobilbranche tätige Unternehmen sieht sich als Entwicklungspartner und Hersteller von Mechatronik auf Basis von Flachleitertechnologie. Basis für die mechatronischen Produkte bilden flexible Leiterplatten. Dabei handelt es sich um 25 bis 75 μm dünne flexible Folien aus den Materialien PET (Polyester), PEN (Polyethylennaphthalat) oder PI (Polyimid), die vollflächig mit Kupfer der Dicken 18 bis 105 μm verklebt sind. Das Leiterbahnbild des Kupfers wird durch einen Ätzprozess im Rolle-zu-Rolle Verfahren gefertigt. Einlagige sehr große Schaltungen von 100 cm x 50 cm stellen hierbei kein Problem dar. Durch die hochpräzisen Fertigungsverfahren, die Fischer „das Ballett der Rollen“ bezeichnet, kann die zur Mektec-Gruppe gehörende Enmech Leiterbahnbreiten von bis zu 100 µm realisieren.

Ines Brune-Krok von Krüger & Gothe stellte in ihrem Vortrag "Lotpastendruck aus Sicht des Bedieners -- aus Fehlern lernen" lebhaft dar, welche Herausforderungen der Bediener tagtäglich meistern muss.

Ines Brune-Krok von Krüger & Gothe stellte in ihrem Vortrag „Lotpastendruck aus Sicht des Bedieners — aus Fehlern lernen“ lebhaft dar, welche Herausforderungen der Bediener tagtäglich meistern muss. Robles

Besonders bewährt, haben sich die flexiblen, gedruckten Schaltungen für die Umsetzung einer hohen Anzahl von Signalverbindungen auf kleiner Fläche, wie etwa Antennen: „Heute sind in einem Mittelklassewagen bis zu 22 Antennen verbaut, wobei jeder verfügbare Bauraum verwendet wird“, beschreibt Fischer einer der großen Einsatzgebiete flexibler Leiterplatten. Enmech hat diese Technik aber auch für das Zusammenschalten von einzelnen Batteriezellen in Elektro- und Hybridfahrzeugen weiterentwickelt. Die Bestückungstechnologien ermöglichen die einfache Integration von Temperatursensoren, Sicherungen und anderen elektronischen Bauteilen. Damit bieten diese Module neben der Stromverbindung der Zellen auch einen Spannungsabgriff zur Detektierung des Ladezustandes sowie zum Ladungsausgleich der einzelnen Zellen. In die Module integrierte Absicherung gegen Kurzschlüsse und Sensoren zur Überwachung der thermischen Belastung erhöhen die Sicherheit des Systems. Diese Batterieverdrahtungsmodule sind dimensional stabile, aber dennoch sehr flexible Gebilde, die mit hoher Prozesssicherheit und geringen Toleranzen gefertigt werden und sich individuell an die Kundenanforderungen anpassen lassen. Um dies zu realisieren, verfügt Enmech nicht nur über fünf SMT-Linien, sondern hat auch verschiedene Verarbeitungstechnologien im Einsatz wie Crimpen, Nieten, Laser-Ablation sowie Ultraschall-, Laser- und Widerstands-Schweißen. All diese Verfahren stellte er detailliert und kenntnisreich vor. Besonderes Augenmerk legt Fischer auf die Steckverbindungen: „Die dafür benötigten Kontakte werden von uns in einem permanent überwachten und automotivtauglichen Crimp-Prozess einzeln angeschlagen. Unser Verfahren ermöglicht eine hochzuverlässige und gasdichte elektrische Crimpverbindung.“ Die Montage von (gedichteten) Gehäusen komplettiert die Steckverbindung.

 

Den Blick in die Zukunft gerichtet, berichtete Peter Fischer über die ersten Erfolge mit Silber-Sinter-Technologie und dem Photonischen Löten. Hochleistungs-Lichtpulse im Bereich von Millisekunden ermöglichen es, die Lotpaste extrem schnell aufzuschmelzen. Auch der Umstand, dass die Aufheizung nur an der Oberfläche erfolgt und damit die Folie nicht aufgeheizt wird, macht diese Löttechnik attraktiv für die temperaturempfindlichen PET-Folien, die keinen Reflowprozess vertragen. „Erste Experimente mit unserem Forschungspartner sind vielversprechend“, resümiert Fischer.

 

Erfolgreich Kleben und Löten

Theorie und Praxis gaben sich während der zweitägigen Fachtagung ausgewogen die Hand. So gab Michael Matthes, Senior Expert R&D New Electronic Technologies/EDA-Systems von Wittenstein Cyber Motor, in seinem Vortrag „Anforderung des Produkts an die Lotpastenapplikation… von der Bauteileanlage bis zum bestückten Produkt“ einen vielfältigen Einblick über diverse Fehlerpotenziale in der elektronischen Baugruppenfertigung. Gleichzeitig zeigte er anhand des Verlängerungsmarknagels Fitbone die Wandlungsfähigkeit der Leiterplatte hin zum Embedded Component auf. Dabei handelt es sich um ein intramedulläres Verlängerungssystem zur Extremitätenverlängerung in Femur und Tibia. Der Verlängerungsmarknagel verfügt über eine Empfängerspule und wird minimalinvasiv im Knochen implantiert. Zur Aktivierung der Distraktion setzt der Patient den Transmitterkopf mit der integrierten Sendespule direkt auf der Haut auf. Die kontaktlose Energieübertragung zwischen dem Transmitterkopf und der Empfängerspule des Implantats nutzt elektromagnetische Felder, um der Elektronik im Verlängerungsmarknagel elektrische Energie zuzuführen.

Etwas über 120 Teilnehmer folgten der Einladung nach Mallorca. Das Motto der diesjährigen Konferenz: "SMT -- State of the Art Fertigung heute".

Etwas über 120 Teilnehmer folgten der Einladung nach Mallorca. Das Motto der diesjährigen Konferenz: „SMT — State of the Art Fertigung heute“. Robles

Die Umsetzung mündete in die Designentwicklung der Embedded Planar Inductance, kurz EPI. Realisiert wurde das neue Aufbaudesign in Zusammenarbeit mit dem Bereich Embedded-Component-Technologie von Würth Elektronik. Zusammen haben beide Partner eine 24-lagige Spule mit etwa 170 Windungen als Leiterplatte realisiert. Zwei unterschiedliche, gegenüberliegende Kavitäten, welche durch eine auf der Ober- und der Unterseite tiefenkontrollierte Niveaufräsung hergestellt wurden, bieten ausreichend Bestückungsvolumen, um aktive und passive Bauelemente im Zentrum der Spule innerhalb der Kavität anzuordnen. Größte Herausforderung war allerdings das Aufbringen der Lotpaste, berichtet Matthes: „Die ursprünglich im Fokus stehende 3D-Stufenschablone schied wegen der zusätzlich nötigen Fläche zum Ein- und Ausfahren des Rakels bei der bis zu 2,3 mm tiefen Kavität als nicht nutzbar heraus, da die Baugruppe so knapp 40 Prozent größer geworden wäre.“ Kostenintensive Möglichkeiten wie etwa das Pin-Dip-Verfahren schieden in der Vorauswahl aus, so dass Dispensen oder Jetprinten zur Auswahl standen. „Letztendlich lieferte das Jetprinten das reproduzierbarste und schnellste Ergebnis.“

 

Aus der Praxis berichtete auch Karsten Dierker von Tonfunk Ermsleben mit seinem Vortrag „Ein kleiner Punkt auf der Leiterplatte – ein Pluspunkt für die BG, SMD-Kleben“. Dabei zeigte er anschaulich, welche Methoden des Klebeauftrags bei Tonfunk Anwendung finden. Hierfür setzt der EMS diverse Systeme ein wie den DEK Stinger, einem präzisen Dispenser mit Schneckenförderer, sowie die etwas betagte aber perfekte Ergebnisse liefernde Klebe-Dosieranlage Siplace G2 mit drei Kleberauftragsköpfen als auch den Siplace Glue-Feeder von ASM Assembly Systems. Auch manuell werden Klebepunkte oder zusätzliches Pastenvolumen beziehungsweise Pastenpunkte auf die Leiterplatten aufgebracht. Der EMS verwendet Kleber von Loctite. Karsten Dierker stellte hierbei die Vor- und Nachteile der verschiedenen Verfahren vor.

Seite 1 von 212