28-nm-Flash ermöglicht schnellere Zugriffe und zuverlässige OTA-Updates

Die Trends der nächsten Generation der Automobiltechnologie unter dem Stichwort „Case“ (Connected, Autonomous, Shared, Electric) steigern die Erwartungen an die Automobilhalbleiter. Mit aktuellen, leistungsfähigen CMOS-Logikprozessen lässt sich bei Automotive-MCUs ein besseres Verhältnis von Leistung und Energieverbrauch erzielen (Bild 1).

Bild 1: Der Trend geht hin zu immer größeren Kapazitäten und schnellerem Embedded-Flash-Speicher in Automotive-MCUs. Renesas

Darüber hinaus gestalten sich die Steuerungsprogramme, die bei diesen MCUs der nächsten Generation zum Einsatz kommen, immer umfangreicher und erfordern noch höhere Geschwindigkeiten, um Befehle abzurufen. Dies erhöht den Bedarf an Embedded-Flash-Speicher mit größerer Kapazität und schneller Leseleistung mit Direktzugriff. Flash-Speicher mit hoher Leistung und Zuverlässigkeit, der zudem in einem aktuellen Hochleistungs-CMOS-Logikprozess integrierbar ist, wird zu einer Schlüsseltechnologie bei der Entwicklung von Automotive-MCUs der nächsten Generation.

Neben den technologischen Fortschritten in der Fahrzeugvernetzung schreitet auch der Einsatz von OTA-Software-Updates (Over-the-Air) weiter voran. Dies führt zu einer starken Nachfrage nach Flash-Speichersystemen, die eine Flash-Programmierung ohne störenden Einfluss (auf die Stromversorgung) erlauben, um eine stabile Programmierung bei Software-Updates auch während des Fahrbetriebs zu gewährleisten. Sie bieten ebenso reduzierte Ausfallzeiten beim Umschaltvorgang (Switching) von der laufenden Software auf eine neue Version. Des Weiteren bieten sie ausreichende Stabilität, um Fehlfunktionen zu vermeiden, selbst wenn eine unbeabsichtigte Unterbrechung während des Updatevorgangs oder beim Softwarewechsel auftritt. Um die OTA-Updates noch komfortabler und einfacher zu gestalten, sind separate Speicherbereiche für Programm-Updates und laufende Programme erforderlich. Dies bedingt wiederum eine steigende Nachfrage nach größeren Flash-Speicherkapazitäten.

Bild 2: Struktur der SG-MONOS-Flash-Speicherzelle (a); Größenanpassung mit High-Speed-HKMG-CMOS-Logik (b). Renesas

Bild 3: Der Flash arbeitet mit reduzierter WL-Verzögerung durch WL-Division (a) und veränderter WL-Treiber-Schaltungsstruktur (b) bei Sperrschichttemperaturen bis +170 °C (c). Renesas

Als Reaktion auf die oben genannten Anforderungen hat Renesas eine neue 28-nm-MCU-Embedded-Flash-Speichertechnologie mit folgenden Eigenschaften entwickelt:

• 24 Mbyte integrierter Flash-Speicher in einer MCU in Kombination mit leistungsstarken HKMG-CMOS-Schaltungen (High-k- metal gate)
• 240 MHz Lesegeschwindigkeit mit Direktzugriff
• Unterstützung für störungsreduzierte (low-noise) Programmierung während OTA-Updates
• Stabiler und schneller Softwarewechsel nach OTA-Updates

Split-Gate-MONOS-Technologie

Renesas nutzt die Split-Gate-MONOS-Prozessgeometrie (SG-MONOS), die hohe Leistung und Zuverlässigkeit für Embedded-Flash-Speicher seit der 150-nm-Generation bietet. Bild 2a veranschaulicht die Struktur einer Speicherzelle. Im SG-MONOS-Flash-Speicher sind die gespeicherten elektrischen Ladungen über die Trap-Positionen in der dünnen Siliziumnitridschicht (SiN) verteilt. Das bietet zwei Vorteile. Erstens haben Defekte in der Isolationsschicht minimale Auswirkungen auf die Rückhaltung der gespeicherten Ladungen. Damit lassen sich die Zellen verkleinern, ohne die Zuverlässigkeit zu beeinträchtigen. Zweitens ist es einfacher, die Höhe der Speicherzellen an die Höhe der Logiktransistoren anzupassen. Dadurch lassen sich Flash-Speicherzellen hinzufügen, ohne die Struktur und Leistung der Logiktransistoren zu verändern.

Dieser Vorteil ist besonders dann von Bedeutung, wenn die Höhe der Logiktransistoren im Zuge der Umstellung auf aktuellere Prozessknoten abnimmt (Bild 2b). Renesas nutzt diese Vorteile in vollem Umfang und hat in Zusammenarbeit mit TSMC eine Automotive-Flash-MCU mit HKMG-Hochleistungstransistoren entwickelt. Auf dem Prototyp-Chip wurden die Speicherzellen auf eine Größe von weniger als 0,045 μm² verkleinert. Die Gesamtchipgröße ließ sich damit konstant halten, während gleichzeitig die Kapazität von 24 MByte Embedded-Flash-Speicher für die Codespeicherung (Code Flash, CF) erzielt wurde. Der Chip beinhaltet zudem 1 MByte Flash-Speicher zur Datenspeicherung (Data Flash, DF) mit einer spezifizierten Re-Programmiergrenze von 250.000 Zyklen.

240 MHz Lesegeschwindigkeit mit Direktzugriff

Die Word-Line-Division (WL), wie in Bild 3a dargestellt, ist eine effektive Technik zur Beschleunigung von Lesezugriffen im Flash-Speicher. Die WL-Division erhöht jedoch die Anzahl der WL-Treiber und Repeater, was die Fläche der Gate-Isolationsschicht der Logiktransistoren vergrößert, an die die Word-Line-Spannung (V_wl) angelegt wird. Dies beeinträchtigt die Zuverlässigkeit aufgrund des TDDB-Effekts (Time-Dependent Dielectric Breakdown). Wie Bild 3b zeigt, hat Renesas dieses Problem durch eine Änderung der Schaltungsstruktur der WL-Treiber und Repeater gelöst. Es wird eine Logiktransistor-Stromversorgung (V_dd), die niedriger als V_wl ist, als Treiberspannung der NMOS-Logiktransistoren in der finalen Treiberstufe bereitgestellt. Diese weist einen großen Gate-Isolierbereich auf. Eine derartige Lösung ist sehr zuverlässig, indem die Gesamtfläche der Logiktransistoren, an der die V_wl anliegt, kleiner ausfällt.

Eine Vergrößerung der Gesamtkanalbreite der WL-Treiber und Repeater erhöht den Leckstrom und senkt die V_wl am Ende der Versorgungsleitungen aufgrund des Widerstandes entlang der V_wl-Leitungen. Dies kann die Leistung beim Direktzugriff beeinträchtigen. Um dem zu begegnen, nutzte Renesas einen verteilten V_wl-Treiber, um die Auswirkungen des Leitungswiderstands zu minimieren.

Die oben beschriebenen Schaltungstechniken gewährleisten Zuverlässigkeit bei der Realisierung von 240 MHz Hochgeschwindigkeits-Leseleistung mit Direktzugriff auf dem Prototyp-Chip. Hierbei handelt es sich derzeit um die branchenweit beste Leseleistung über einen weiten Temperaturbereich (Sperrschichttemperaturen von -40 °C bis +170 °C), wie in Bild 3c dargestellt.

Störungsreduzierte Programmierung für OTA-Updates

Bild 4: Übersicht der Programmsequenz, die den Schreibstrom während der Programmierung variiert (a) und Vergleich von Programmdurchsatz und Spitzenstromaufnahme der Modi (b). Renesas

Bild 5: Blockdiagramm des SG-MONOS-Prototyp-Chips (a) und das Timing-Diagramm von Update und Switching der Steuerungssoftware (b). Renesas

Bild 6: Micrograph des Prototyp-Chips und seine Spezifikationen. Renesas

Die Ladungspumpenschaltung, die zur Bereitstellung der Programmierspannung während des Flash-Speicher-Programmierens aktiv ist, verursacht im Allgemeinen eine hohe Spitzenstromaufnahme von der externen Stromversorgung. Erfolgt die Flash-Programmierung eines OTA-Updates in einer Umgebung mit hoher Stromaufnahme, zum Beispiel im laufenden Fahrzeugbetrieb und wenn andere Schaltungen auf dem Chip aktiv sind, könnte diese Spitzenstromaufnahme zu erheblichen Störungen der Stromversorgung führen. Dies würde einen großen Stützkondensator erforderlich machen. Auf dem neu entwickelten Prototyp-Chip ist die Programmausführung in zwei Schritte unterteilt, wie in Bild 4a dargestellt. Im ersten Schritt kommt ein Modus zum Einsatz, in dem wenig Störungen (der Stromversorgung) anfallen, da der zu den einzelnen Speicherzellen fließende Programmierstrom (I_prg) auf die Hälfte des herkömmlichen Programmierstroms reduziert wird.

Selbst bei halbiertem Programmierstrom erreicht V_ths bei den meisten Speicherzellen (mehr als 99 Prozent) den gewünschten Wert innerhalb der gleichen Programmierzeit wie beim herkömmlichen Programmierstrom. Anschließend wird der Programmierstrom – der dem herkömmlichen Programmstrom entspricht – nur auf die geringe Anzahl der verbleibenden Zellen (weniger als 1 Prozent) angelegt, die noch nicht das gewünschte Niveau erreicht haben. Dadurch lässt sich der gesamte Programmierstrom deutlich reduzieren. Wie Bild 4b zeigt, senkt die neue Technologie die Spitzenstromaufnahme der externen Stromversorgung (V_cc) um 55 Prozent, ohne den Schreibdurchsatz im Vergleich zu den herkömmlichen Programmierbedingungen zu reduzieren.

Renesas nutzt das Konzept der Programmierstromvariation auch bei der Implementierung eines Hochgeschwindigkeitsprogrammiermodus auf dem Prototyp-Chip. Dies verkürzt die Flash-Programmierzeit, die bei der Programmierung in Fertigungsanlagen an den Produktionslinien und in Tests bei Anwendern erforderlich ist. Im ersten Schritt des Programmiervorgangs ist der Programmierstrom, der durch jede der Speicherzellen fließt, halb so hoch wie beim herkömmlichen Ansatz. Die Anzahl der Zellen, an die gleichzeitig Programmierspannungsimpulse angelegt sind, wird verdoppelt. Dies ermöglicht eine Hochgeschwindigkeits-Programmierung mit einer Datenrate von 3,3 Mbyte/s. Bei einer parallelen Nutzung von zwei Makros ist eine High-Speed Programmierung bei 6,5 Mbyte/s möglich.

Software-Switching nach OTA-Updates

Renesas hat ein integriertes Flash-Speichersystem entwickelt, das für OTA-Updates geeignet ist. Es bietet alle Voraussetzungen für den Einsatz auf breiter Basis in naher Zukunft. Bild 5a zeigt eine Übersicht über den CPU-Clusterblock und den Flash-Speichersystem-Block des Prototyp-Chips. Um Ausfallzeiten zu reduzieren, ist der CF zur Speicherung der Steuerungssoftware in zwei Bereiche unterteilt: einen Speicherbereich für aktuell verwendete Software und einen Speicherbereich für neue Software. Dabei wird die neue Software während des Fahrzeugbetriebs im Hintergrund gespeichert. Der Prototyp-Chip verfügt über drei CPU-Cluster. Jeder CPU-Cluster (bezeichnet als CPU-Cluster n, wobei n = 0, 1 und 2 ist) ist über einen Cross-Bar-Switch mit CFn-A und CFn-B verbunden, die jeweils aus einem 4 MByte großen CF-Makro bestehen.

Unter voller Ausnutzung der gesamten 24 MByte Flash-Speicherkapazität stehen ein Speicherbereich für die Steuerungssoftware von insgesamt 12 MByte und ein Speicherbereich für neue Software gleicher Größe für die drei CPU-Cluster bereit. Um Fehlfunktionen nach einem Software-Update oder einer Unterbrechung des Switching zu vermeiden, wird ein Multiplexing für die Software- und Einstellinformationen (OPBT) bereitgestellt. Zudem wurden Verlaufsdaten und Status-Flags (SWT0, SWT1, FLG etc.) hinzugefügt. Dies gewährleistet einen stabilen Betrieb, der es ermöglicht, ausführbare Steuerungssoftware zuverlässig auszuwählen.

Bild 5b zeigt den OTA-Betrieb beim Aktualisieren der Steuerungssoftware mehrerer MCUs, die in einem einzigen Fahrzeug installiert sind. Ausfallzeiten lassen sich reduzieren, indem die neue Software zunächst während des Fahrzeugbetriebs in den einzelnen MCUs gespeichert wird. Sobald die Zündung ausgeschaltet wird erfolgt das Switching der Flag-Informationen in allen MCUs. Die Updatedauer der Flag-Informationen ist von der Löschzeit abhängig. Das schnelle Löschen von SG-MONOS-Zellen durch BTBT (Band-to-Band Tunneling) ermöglicht Flag-Updates in weniger als 1 ms. Das ist so kurz, dass die Ausfallzeit nicht wahrnehmbar ist.

Bild 6 zeigt ein Bild und eine Spezifikationsübersicht des Prototyp-Chips auf der Basis der oben beschriebenen neuen Technologien. Flash-Speicher-Makros und -Systeme, basierend auf dieser Technologie, hat Renesas in die MCUs der Serien RH850/E2x und RH850/U2x integriert. Die Musterauslieferung dieser MCUs ist bereits angelaufen. Die oben genannten Technologien ermöglichen es, die zunehmende Skalierung von Automotive-Steuerungssoftware, Hochgeschwindigkeits-Echtzeitsteuerung und Softwareaktualisierung (via OTA) zu unterstützen.

Renesas arbeitet kontinuierlich an der Weiterentwicklung von Embedded-Flash-Speicher, um in Zukunft noch größere Speicherkapazitäten, höhere Geschwindigkeiten und einen noch geringeren Stromverbrauch zu erzielen, wie sie für künftige Anwendungen notwendig sind.

(na)