braided wire

Mit der immer stärkeren Verbreitung von elektrischen Systemen in Fahrzeugen und dem schnellen Anstieg der Ethernet-Datenraten ist es unabdingbar, dass Bordnetze eine verbesserte Signalintegrität aufweisen. (Bild: Photobank - stock.adobe.com)

Aktuell vollziehen sich in der Automobilbranche tiefgreifende technologische Veränderungen, die die Zukunft der Branche nachhaltig prägen werden. Eine der wichtigsten Entwicklungen ist die Nachfrage nach verbesserter Konnektivität, Datenübertragung und Infotainment-Optionen für Fahrer und Passagiere gleichermaßen. Diese Nachfrage hat ein erhebliches Wachstum bei Kommunikationsprotokollen, Bordnetzen und elektrischen Anwendungen in Fahrzeugen zur Folge. Insbesondere die Bedeutung von Hochgeschwindigkeits-Datenverbindungen wie USB, HDMI und verschiedenen Videoanwendungen hat in diesem Zusammenhang erheblich zugenommen.

Warum ESD-Schutz bei High-Speed-Bordnetzen so wichtig ist

Im vorliegenden Artikel werden die Auswirkungen eines aktuellen ESD-Schutzes auf die Signalintegrität mithilfe von Techniken zur Vollwellen-3D-Modellierung untersucht. Daher werden die Ergebnisse im Frequenzbereich untersucht, insbesondere hinsichtlich der Streuparameter und der Zeitbereichsreflektometrie („Time Domain Reflectometry“; TDR).

Bild 1 zeigt eine typische Konfiguration eines Hochgeschwindigkeits-Differenzialkanals in der Automobilbranche. In dieser Punkt-zu-Punkt- (P2P)-Konfiguration sind zwei Systemkarten über ein geschirmtes Kabel miteinander verbunden. In der Automobilbranche werden als Hochgeschwindigkeitskabel geschirmte verdrillte Zweidrahtleitungen (STP) oder geschirmte parallele Zweidrahtleitungen (SPP) verwendet.

Der Teil zwischen Rx/Tx und dem Kabel wird als mediumabhängige Schnittstelle („Medium Dependent Interface“; MDI) bezeichnet und enthält die Leiterbahnen, den DC-Block, den ESD-Schutz und den Anschluss für STP oder SPP. Im folgenden Beispiel konzentrieren wir uns auf die Rolle des ESD-Schutzes im MDI-Block.

Bild 1: Typische Konfiguration einer Hochgeschwindigkeits-MDI. Abhängig von den spezifischen Anforderungen kann die Position des ESD-Schutzes auch zwischen dem High-Speed-IC und dem DC-Block liegen.
Bild 1: Typische Konfiguration einer Hochgeschwindigkeits-MDI. Abhängig von den spezifischen Anforderungen kann die Position des ESD-Schutzes auch zwischen dem High-Speed-IC und dem DC-Block liegen. (Bild: Nexperia)

Alle Infos zum Bordnetze im Automobil Kongress

Am 6. und 7. Mai 2025 wird Ludwigsburg zum Zentrum der Bordnetz-Expertise. Der internationale Kongress lockt mit brandaktuellen Themen, Innovationen und exklusiven Einblicken.
Am 6. und 7. Mai 2025 wird Ludwigsburg zum Zentrum der Bordnetz-Expertise. Der internationale Kongress lockt mit brandaktuellen Themen, Innovationen und exklusiven Einblicken.

Der 13. Kongress "Bordnetze im Automobil" wird am 6. bis 7. Mai 2025 in Ludwigsburg, stattfinden. Die Vorbereitungen sind bereits im Gange. Sind Sie gespannt? Registrieren Sie sich jetzt und sichern Sie sich Ihr Ticket. Mit dem Code "82510115-AE15" sparen Sie 15 % auf den regulären Preis.

Weitere Informationen zum Bordnetze im Automobil Kongress finden Sie hier sowie auf dem LinkedIn-Kanal.

Aufbau der Simulation

Die Untersuchung erfolgt auf reiner Simulationsebene (CST MW Studio), daher wurde eine Leiterplatte mit vier Schichten im Stapelaufbau und typischen Abmessungen ausgewählt, siehe Bild 2. Der Einfachheit halber und um die Simulationszeit zu verkürzen, wurden nur die ersten beiden Schichten („Top-Layer“ und „GND“) verwendet. Die Differenzialleitungen sind auf der obersten Schicht (Top-Layer) verlegt und die Masse (GND) ist eine massive Schicht ohne Lücken oder Öffnungen.

Bild 2: Aufbau einer typischen, aus 4 Schichten bestehenden Leiterplatte. Die Abmessungen wurden so ausgewählt, dass die 100 Ω für die Mikrostreifenleitung eingehalten werden.
Bild 2: Aufbau einer typischen, aus 4 Schichten bestehenden Leiterplatte. Die Abmessungen wurden so ausgewählt, dass die 100 Ω für die Mikrostreifenleitung eingehalten werden. (Bild: Nexperia)

Die Leiterplatte ist 2,5 x 2,5 cm groß. In der Untersuchung wurde nur der Bereich der Leiterplatte untersucht, der sich zwischen dem Steckverbinder und der PHY (Physical-Layer) befindet, mit besonderem Augenmerk auf die Leiterbahnen und die Folgen des Einbaus des ESD-Schutzbausteins in diese Leiterbahnen.

Die Simulation wurde mit diskreten single-ended-Ports durchgeführt. Es wurden keine externen Felder angenommen und die Randbedingungen wurden auf OPEN („Add space“) gesetzt. Alle Simulationen wurden mit Frequenzbereichslöser durchgeführt. Für das Prepreg wurde FR4 mit εr = 4,3 und tanδ = 0,025 bei 10 GHz verwendet. Als leitendes Material wurde Kupfer mit einer Leitfähigkeit von σ = 5,8·107 S/m verwendet. In einem Nachbearbeitungsschritt wurde eine Zeitbereichsreflektometrie (TDR) mit S-Parametern durchgeführt und die Anstiegszeit des TDR-Signals betrug tr = 100 ps.

Simulationsergebnisse im Frequenz- und Zeitbereich: Diesen Einfluss haben ESD-Bausteine

Die ersten Simulationen konzentrieren sich nur auf die Leiterbahnen. Hierbei werden die Mikrostreifenleitungen mit den im Stapelaufbau gezeigten Abmessungen modelliert. Um eine optimale elektromagnetische Umgebung zu schaffen, wurde über einen Käfig eine Erdung in nächster Nähe zu den Mikrostreifenleitungen installiert.

Die Differenzial-Streuparameter (S-Parameter), DD21, werden in einem Nachbearbeitungsschritt anhand der Single-Ended-Simulation berechnet. Das Verhalten der Übertragungsleitung ähnelt dem eines Tiefpassfilters. Die TDR-Ergebnisse zeigen eine kleine Fehlanpassung in der Mikrostreifenleitung. Diese Fehlanpassung beträgt <1 Ω und stellt eine noch hinnehmbare Abweichung dar, die innerhalb der typischen Fertigungstoleranz der Leiterplatte liegt.

Im zweiten Schritt wurden ein Reihenkondensator und der ESD-Schutzbaustein hinzugefügt. Es ist anzumerken, dass DC-Kondensatoren in einer realen Anwendung einen signifikanten Einfluss haben können. Die Simulation zeigte jedoch für ein ideales Modell eines Kondensators einen vernachlässigbaren Einfluss, so dass dieses Element nicht weiter untersucht wurde. Als ESD-Schutzbaustein wurde der PESD5V0H1BSF mit ca. 0,15 pF hinzugefügt. Die ESD-Schutzbausteine wurden einschließlich des Gehäuses (SOD962) modelliert, siehe Bild 3.

Bild 3: Modell des ESD-Schutzbausteins und der DC-Kappen, die zu den Differenzial-Leiterbahnen hinzugefügt wurden.
Bild 3: Modell des ESD-Schutzbausteins und der DC-Kappen, die zu den Differenzial-Leiterbahnen hinzugefügt wurden. (Bild: Nexperia)

Das Package wurde inklusive aller zugehörigen Komponenten wie Leadframe, Gehäuse usw. mit den Abmessungen und den entsprechenden Materialparametern modelliert. Die S-Parameter weisen eine leichte Reduzierung der Bandbreite durch das Hinzufügen des ESD-Schutzbausteins auf. Die TDR-Daten zeigten, dass der ESD-Schutzbaustein die Impedanz lokal auf ~93 Ω senkt, was aufgrund des überwiegend kapazitiven Verhaltens für ESD-Schutzvorrichtungen typisch ist. In den meisten Anwendungen liegt das Toleranzfenster der Impedanz entlang des Leiterplattenpfades bei ±10 Prozent oder sogar ±15 Prozent, was mit dem ESD-Schutzbaustein an der Leitung kompatibel ist.

Nexperias 3D-Modelle: Tools für Entwickler

Der Artikel dient dazu, die Anwendung eines ESD-Schutzbausteins in einem aktuellen Simulationsaufbau aufzuzeigen und so die Bedeutung für die Elektronikentwicklung hervorzuheben. Im Simulationsaufbau kann der ESD-Schutzbaustein als vollständiges 3D-Modell implementiert werden. Alle Gehäuseabmessungen und Materialparameter können in das 3D-Modell integriert werden. Ziel der Analyse ist, die Leistungsfähigkeit eines Teils der MDI-Schnittstelle, bestehend aus Mikrostreifenleitungen, DC-Kondensatoren und dem ESD-Schutzbaustein, zu belegen. Die Modellierung des ESD-Schutzbausteins als vollständiges 3D-Modell kann erhebliche Vorteile mit sich bringen, insbesondere bei Hochgeschwindigkeitsschnittstellen, die empfindlich auf parasitäre Elemente reagieren.

Nexperia bietet Entwicklern die Möglichkeit, auf mehrere 3D-Modelle für spezifische ESD-Gehäuse zuzugreifen und unterstützt sie bei der Integration in ihren Simulationsaufbau. (na)

Preethi Subbaraju, Nexperia
(Bild: Nexperia)

Preethi Subbaraju

Entwicklungsingenieurin bei Nexperia

Sie möchten gerne weiterlesen?