Wie SiC-MOSFETs in SMD-Gehäusen Wandler-Verluste reduzieren

Traditionelle Transistorgehäuse begrenzen oft die Schaltperformance von Siliziumkarbid-MOSFETs (SiC). Bild 1 zeigt eines der am häufigsten genutzten Gehäuse für Leistungstransistoren. Jedes der Beinchen des Bauteils besitzt eine parasitäre Induktivität, die in der Darstellung einer vereinfachten Repräsentation einer typischen Schaltung zur Gate-Ansteuerung hinzugefügt wurde. Daraus lässt sich erkennen, dass die Induktivität der Drain- und Source-Pins zur Induktivität der Schleife beiträgt, in welcher der Laststrom geschaltet wird. Dies hat beim Abschalten des MOSFETs eine Überspannung zur Folge, weshalb eine Begrenzung der Ausschaltgeschwindigkeit notwendig ist. Somit wird sichergestellt, dass die maximal zulässige Drain-Source-Spannung nicht überschritten wird.

Bild 1: Ein traditionelles Halbleitergehäuse und seine parasitären Induktivitäten. Rohm

Bild 2: Effektive
Gate-Spannung am Chip (VGS’) wird beim Einschalten durch die Induktivität LS reduziert. Rohm

Die parasitären Induktivitäten des Gate- sowie des Source-Beinchens sind Teil der Schleife zwischen Gate-Treiber und MOSFET. Diese Induktivitäten reduzieren die maximal mögliche Stromänderungsgeschwindigkeit des Gate-Stroms und können, in Verbindung mit parasitären Kapazitäten (hier nicht dargestellt), zu Schwingungen im Gate-Kreis führen. Schließlich ist besonders beim Einschalten des MOSFETs die Induktivität L_S problematisch, da diese sowohl im Laststromkreis als auch im Gate-Stromkreis präsent ist.  Durch den induktiven Spannungsabfall V_LS über die Induktivität L_S (während I_S ansteigt) wird die effektive Gate-Spannung V_GS‘ am SiC-MOSFET reduziert. Dadurch verringert sich die Einschaltgeschwindigkeit des MOSFET. Dieser Effekt ist in Bild 2 dargestellt.

Ein Ansatz diese Situation zu verbessern ist es, dem TO-247-Gehäuse ein weiteres Beinchen als sogenannte Kelvin-Source hinzuzufügen. Dies verbessert das Schaltverhalten signifikant, da die Gate-Ansteuerung vom Laststromkreis entkoppelt wird. Dadurch bremst der induktive Spannungsabfall über der Source-Induktivität nicht länger den Einschaltvorgang und die Einschaltverluste fallen deutlich niedriger aus.

Besseres Schaltverhalten im TO-263-7L-SMD-Gehäuse

Bild 3: Das
TO-263-7L-SMD Gehäuse mit
Kelvin-Source und seine parasitären Induktivitäten. Rohm

Bild 4: Vergleich des Schaltverhaltens
eines 40-mΩ/1200-V SiC-MOSFETs
(TO-247: SCT3040KL,
TO-263-7L: SCT3040KW, 800 V, etwa 110 A). Rohm

Bild 5: Vergleich der Schaltverluste vom
40-mΩ-SiC-MOSFET im 3-Pin-TO-247- und
TO-263-7L-Gehäuse
(Es wurde ein
Gate-Treiber mit
Miller-Clamp (MC) und eine anti-parallele SBD am Gate eingesetzt). Rohm

Rohm Semiconductor plant, das Portfolio von diskreten SiC-MOSFETs durch automotive-qualifizierte Bauteile im TO-263-7L-SMD-Gehäuse zu erweitern. Bild 3 zeigt den Vorteil der im TO-263-7L-Gehäuse möglichen Kelvin-Verbindung zum Source-Terminal des SiC-MOSFET. Es lässt sich erkennen, dass die eigentliche Source-Induktivität L_S des Laststrompfads nun nicht mehr Teil der Gate-Ansteuerung ist. Dadurch kann der SiC-MOSFET schneller eingeschaltet werden, was die Einschaltverluste reduziert.

Ein weiterer Vorteil des TO-263-7L-Gehäuses ist, dass es gegenüber dem TO-247 und seinen Varianten eine erheblich geringere Streuinduktivität aufweist. Erreicht wird dies dadurch, dass für die Drain-Verbindung eine große Fläche zur Verfügung steht und das Source-Terminal durch mehrere kurze und parallel geschaltete Beinchen realisiert wird.

Um die Vorteile des neuen Gehäuses für die Bauteil-Performance zu quantifizieren, wurde ein direkter Vergleich der Einschalt- und Ausschaltvorgänge des gleichen SiC-MOSFETs in beiden Gehäusen durchgeführt. Bild 4 zeigt transiente Strom- und Spannungsverläufe für einen Arbeitspunkt.

Anhand der Strom- und Spannungsverläufe ist erkennbar, dass der SiC-MOSFET im TO-247-Gehäuse in Bezug auf die Schaltgeschwindigkeit beim Einschalten begrenzt ist. Der induktive Spannungsabfall reduziert die effektive Gate-Spannung, was zu einem längeren Verweilen der Gate-Spannung auf Höhe des Miller-Plateaus und damit zu hohen Einschaltverlusten führt. Beim SiC-MOSFET im SMD-Gehäuse mit Kelvin-Source ist diese Zeitspanne viel kürzer und damit sind auch die Einschaltverluste erheblich geringer. Die Ausschalttransienten zeigen, dass im SMD Gehäuse viel höhere Stromänderungsgeschwindigkeiten (dI/dt) erreicht werden und somit auch die Ausschaltverluste erheblich geringer als im TO-247 Gehäuse ausfallen.

Im Diagramm in Bild 5 sind die mit beiden Bauteilen erreichten Schaltverluste als Funktion der geschalteten Ströme dargestellt. Es zeigt sich deutlich, dass die Vorteile der höheren Schaltgeschwindigkeiten im SMD-Gehäuse mit Kelvin-Source besonders bei höheren Strömen relevant sind. Insgesamt ermöglichen diese Vorteile geringere Schaltverluste bei gleicher Schaltfrequenz. Alternativ lassen sich bei vergleichbaren Schaltverlusten höhere Schaltfrequenzen realisieren.

Geplantes Line-Up für SMD-Bauteile

Tabelle 1: Geplantes Line-Up von Trench
SiC-MOSFETs im
TO-263-7L-Gehäuse. Rohm

Zusätzlich zum bereits in den vorigen Abschnitten erwähnten SiC-MOSFETs (1200 V, 40 mΩ) ist ein vollständiges Line-Up von SiC-MOSFETs im TO-263-7L-Gehäuse mit Nennspannungen von 650 V und 1200 V geplant. Diese Bauteile sind in Kürze verfügbar; eine Aufstellung des momentan geplanten Line-Ups zeigt Tabelle 1. Geplant sind außerdem auch automotive-qualifizierte Varianten dieser Bauteile.

Anwendung im On-Board-Charger

Bild 6: Blockdiagramm eines 11k-W-OBC auf Basis mehrerer
3,7-kW- PFCs. Rohm

Bild 7: Mögliche Topologien für einphasige PFC-Stufen, im Einsatz beispielsweise in
On-Board-Ladegeräten. Rohm

Eine einphasige 3,7-kW-PFC-Stufe soll im Folgenden als Anwendungsbeispiel für die mit SiC-MOSFETs im SMD-Gehäuse erreichbare Performance dienen. Die einphasige PFC-Stufe mit dieser Leistung kann als Eingangsstufe für ein 3,7-kW- sowie als Baustein für ein 11-kW-On-Board-Ladegerät zum Einsatz kommen. Im zweiten Fall werden drei einphasige PFCs mithilfe einer Schalteranordnung am Eingang kombiniert, um entweder einphasigen oder dreiphasigen Betrieb mit bis zu 11 kW zu ermöglichen. Bild 6 verdeutlicht diesen Ansatz und Bild 7 zeigt mögliche PFC-Topologien.

Die klassische Boost-PFC-Topologie hat Grenzen in Bezug auf die erreichbaren Wirkungsgrade, da ein Diodengleichrichter im Strompfad liegt. In der 2ph-bridgeless-PFC-Anordnung wie auch in den Varianten der Totempole-PFC ist dieser Diodengleichrichter nicht notwendig, was die gesamten Durchlassverluste reduziert. Der 2ph-bridgeless-PFC ermöglicht hohe Wirkungsgrade, hat aber den Nachteil, dass jedes Phasenbein nur jeweils für eine Hälfte der Netzperiode betrieben wird. Daraus resultiert eine hohe Belastung durch Lastwechsel und das Verhältnis zwischen Spitzenstrom und RMS-Strom der Bauteile ist hoch.

Realisierung mit Totempole-PFC

Vom Totempole-PFC lassen sich zwei Varianten realisieren. In der einfachsten Form kommen zwei Transistoren und zwei Dioden zum Einsatz. Die Dioden schalten mit Netzfrequenz, weshalb die Wahl auf Typen mit geringer Vorwärtsspannung fällt. Da die Body-Dioden der Transistoren zur Kommutierung zum Einsatz kommen, ist es wichtig Bauteile auszuwählen, die in hart geschalteten Applikationen einsetzbar sind. Aktuelle Wide-Bandgap-Halbleiter wie SiC-MOSFETs haben Body-Dioden, die diese Anforderungen erfüllen und daher eine gute Wahl für diese Schaltung darstellen. Wird von der Schaltung die maximal mögliche Performance erwartet, ist es außerdem möglich, die Dioden im netzfrequenten Pfad durch aktive Schalter, wie zum Beispiel Superjunction-MOSFETs (SJ) zu ersetzen.

Bild 8: Erwartete Wirkungsgrade für Totempole-PFCs bei ausschließlicher Berücksichtigung von Halbleiterverlusten
(Vin = 230 V, Vout = 400 V, fSW = 100 kHz, SCT3060AW,
60-mΩ-Schalter in
LF-Halbbrücke). Rohm

Eine Simulation zeigt die mit Totempole-PFCs erreichbare Performance. Als Grundlage für die Simulation dienen die gemessenen Schaltverluste eines 650-V-SiC-MOSFETs mit 60 mΩ im TO-263-7L-SMD-Gehäuse. In der Simulation für die hochfrequent taktenden (100 kHz) SiC-MOSFETs sind die Durchlass- sowie die Schaltverluste modelliert. Für den mit Netzfrequenz taktenden Zweig wurden Durchlassverluste für einen 60-mΩ-Transistor simuliert. Bild 8 zeigt die Ergebnisse der Simulation.

Erkennbar ist, dass bei etwa 60 Prozent der nominellen Ausgangsleistung ein Wirkungsgrad von zirka 98,7 % erreichbar ist. Verluste außerhalb der Halbleiterverluste wurden nicht modelliert, jedoch sind auch Verluste in Induktivitäten und weiteren passive Komponenten sowie in Gate-Ansteuerungen und in der Regelung des Systems zu erwarten. Für eine vollständige Analyse sind auch diese Verluste zu berücksichtigen. Dennoch zeigt das Ergebnis deutlich, dass sich auf Basis der Totempole-Topologie mit 650-V-SiC-MOSFETs eine einphasige PFC-Stufe mit hoher Performance realisieren lässt.

Fazit

Der Beitrag zeigt die Performance-Vorteile, die aus der Nutzung eines niederinduktiven SMD-Gehäuses mit Kelvin-Source-Pin für schnelle SiC-MOSFETs resultieren. Bei hohen Strömen lassen sich insbesondere die Einschaltverluste im SMD-Gehäuse signifikant reduzieren, da die Gate-Ansteuerung von der im Lastkreis auftretenden Stromänderung mit hohem dI/dt sowie den daraus resultierenden induktiven Spannungsabfällen über die Gehäuse-Induktivität entkoppelt wird. Weiterhin ermöglicht die insgesamt reduzierte Induktivität des Gehäuses schnellere Ausschaltgeschwindigkeiten des SiC-MOSFETs. Beide Vorteile zusammen resultieren in erheblich reduzierten Schaltverlusten.

Auf Systemebene wurde gezeigt, dass 650-V-SiC- MOSFETs mit Einschaltwiderstands-Werten um 60 mΩ in einer 3,7-kW-Totempole-PFC-Lösung Spitzenwirkungsgrade von mehr als 98 % bei hohen Schaltfrequenzen erwarten lassen. Dies ermöglicht kompakte Designs, was insbesondere für die Entwicklung von On-Board-Ladegeräten für automobile Anwendungen relevant ist.

(na)