Mit der gleichen Technologie werden zwei Speicherchips in einem nicht mehr als 0,8 mm dicken UFBGA-Gehäuse (Ultra thin Fine Pitch BGA) untergebracht. Bauelemente, die auf der Basis dieser neuen Technologie hergestellt werden, werden helfen, der ständig wachsenden Nachfrage nach mehr Speicher bei immer weniger Platzbedarf in Telefonen, Kameras und PDAs Rechnung zu tragen.


MCP-Bausteine (Multi-Chip Package) von ST mit zwei bis vier Chips, bei denen es sich häufig um verschiedene Speicherbauarten wie SRAM, Flash oder DRAM handelt, werden in Mobiltelefonen und anderen Produkten, in denen der Platz knapp ist, bereits jetzt häufig eingesetzt. Durch regelrechtes Stapeln mehrerer Chips übereinander wird erreicht, dass ein MCP-Baustein auf der Leiterplatte nicht mehr Platz benötigt als ein Bauelement mit nur einem einzigen Chip. Da Speicherchips außerdem viele gemeinsame Signale wie z.B. Adress- und Busleitungen aufweisen, bleibt die Zahl der Verbindungen zwischen Baustein und Leiterplatte ebenfalls nahezu unverändert.


Die Verwendung diskreter Chips macht es möglich, Applikationen bei unverändertem Footprint mit verschiedenen Speichertypen (z.B. NOR-Flash und SRAM) auszustatten, auch wenn die Speicher mit unterschiedlichen Technologien hergestellt werden. Weitere typische Kombinationen sind NAND Flash und DRAM oder NOR Flash plus NAND Flash plus SRAM. In einem Zwei-Chip-Gehäuse können beispielsweise ein ASIC und ein NAND-Flash-Speicher oder NOR Flash und SRAM kombiniert werden.


Bisher wurde die Anzahl der Chips, die sinnvollerweise in einem Multi-Chip-Gehäuse untergebracht werden konnten, durch die Dicke der einzelnen Chips begrenzt. Schließlich kommt es in den typischen Applikationen, in denen MCPs zum Einsatz kommen, ebenso auf das Gesamt-Volumen wie auf die Leiterplattenfläche an, und eine größere Gehäusehöhe kann oft nicht hingenommen werden. Für die neue ST-Technologie werden deshalb äußerst dünne Chips von nur 40 µm Dicke eingesetzt. Als Stütze und Abstandshalter für die Chips sind so genannte ,Interposer‘ vorhanden, die ebenfalls 40 µm dick sind.


Das Acht-Chip-MCP enthält einen Stapel aus acht aktiven Speicherchips und sieben Interposern. Dagegen weisen die besonders flachen, mit zwei Chips bestückten UFBGA-Bausteine lediglich einen Interposer auf. Als entscheidende Herausforderung erwies sich die Entwicklung einer Technologie zur Herstellung von Wafern mit nur noch einem Viertel der Dicke konventioneller Wafer.


Abgesehen davon setzt ST neue Techniken ein, um die Höhe der Wirebond-Schleife für diese Bausteine auf etwa 40 µm zu reduzieren. Als Wirebonds bezeichnet man die dünnen Golddrähte, die den Chip mit den Anschluss-Pads des Gehäuses verbinden. Durch den geringen Chip-Abstand muss die Drahtschleife wesentlich niedriger sein als normal.


Nützlich sein wird die Fähigkeit, viel Speicherkapazität in einem sehr kleinen Volumen unterzubringen, speziell in 3G-Mobiltelefonen, die Multimedia-Content verarbeiten, sowie in anspruchsvollen PDAs und Digitalkameras. Auf der Leiterplattenfläche, die bisher für eine Speicherkapazität von 1 GBit benötigt wurde, lässt sich durch Stapeln von acht 1-GBit-Chips jetzt ein Gigabyte unterbringen. Der Einsatz von MCP-Bausteinen mit mehr Chips wird es ermöglichen, aktuelle Produkte ohne Vergrößerung des Footprints mit mehr Speicherkapazität auszustatten.