Gelungen ist den Forschern die Entwicklung einer Architektur, die es erlaubt, Quantenrechnungen in CMOS-Technologie – und damit kompatibel zu herkömmlichen
Schaltkreisen – durchzuführen. Dr. Menno Veldhorst, Hauptautor, und Andrew Dzurak, Direktor der Australian National Fabrication Facility an der UNSW, veröffentlichten einen entsprechenden Artikel in der Fachzeitschrift Nature Communications.

Das vorgestellte Konzept eines Quanten-Prozessors im Detail: a) SOI-Wafer mit Qubit- Schicht, b) Schaltkreis für die Kontrolle eines Q-Gates und eines J-Gates, c) Architektur zum Betrieb eines Moduls, bestehend aus 480 Qubits.

Das vorgestellte Konzept eines Quanten-Prozessors im Detail: a) SOI-Wafer mit Qubit-Schicht, b) Schaltkreis für die Kontrolle eines Q-Gates und eines J-Gates, c) Architektur zum Betrieb eines Moduls, bestehend aus 480 Qubits. Nature Communications

Zu den höchst komplexen Problemen, die eine Lösung mittels Quantencomputer benötigen, zählen Berechnungen zum Klimawandel oder zu komplexen Krankheiten wie Krebs. Hierzu müssen Millionen von Qubits Hand
in Hand arbeiten, sich also auf Chips integrieren lassen. Die am weitesten fortgeschrittenen Arbeiten, wie beispielsweise die der IBM-Q-Initiative, konnten bisher Prototypen mit Arrays von 50 Qubits realisieren.

Es existieren derzeit mindestens fünf Ansätze für Quantencomputer: Silizium-Spin-Qubits, Ionenfallen, supraleitende Schleifen, Diamant-Leerstellen und topologische Qubits. Für keinen der Ansätze gäbe es bisher einen klaren Weg zur Skalierung der Anzahl der Quantenbits bis zu den wirklich benötigten Millionen, ohne dass der resultierende Computer ein riesiges System wird, das teure Infrastruktur benötigt.

Reproduzierbarkeit ist essenziell

Die gezeigte, konzeptionelle Architektur demonstriert, dass sich eine Anordnung von Einzelelektronenspins, auf Quantenpunkte in Silizium begrenzt, unter Verwendung einer skalierbaren Anzahl von Kontroll-Leitungen steuern lässt. Vorausgesetzt, dass die Abwärtsskalierung in der CMOS-Technologie fortschreitet, soll die beschriebene Steuer- und Messschaltung mit Qubits einer Größe integrierbar sein, die bereits experimentell nachgewiesen sei. Eine Kombination aus ESR-Steuerung (Electron Spin Resonance), Austauschkopplung und dispersivem Auslesen ermöglicht die Durchführung von Oberflächencode-Operationen.

Ein Vorteil sei dabei die Möglichkeit der globalen Qubit-Steuerung, sodass sich viele Qubits innerhalb der Qubit-Kohärenzzeit ansprechen lassen. Die Architektur basiert auf dem aktuellen, experimentellen Status von Silizium-Qubits und erfordert mehrere Transistoren pro Qubit – eine Herausforderung für die CMOS-Technologie. Fortschritte bei Uniformität und Reproduzierbarkeit der Herstellungsprozesse der Qubits könnten jedoch die Anzahl der erforderlichen Transistoren reduzieren.

Die Verringerung der Variationen von Qubit zu Qubit würden auch dazu führen, dass derzeit zur Kompensation notwendige Floating-
Gates überflüssig werden. Das Konzept mit Floating- Gates zur effizienten Adressierung eines großen Qubit-Arrays könnte auf einer Reihe von Plattformen,
einschließlich Spin-Qubits auf Basis von Si/SiO2 oder Si/SiGe-Heterostrukturen anwendbar sein und sich für Betriebsmodi wie einzelne Spin-Qubits, Singulett-Triplett-Qubits, Exchange-Only-Qubits oder Hybrid-Qubits eignen.