Das richtige ASIC-Gehäuse auswählen

In den meisten Anwendungen heute werden Komponenten verwendet, die in ihren eigenen Gehäusen sitzen, also ICs aber auch andere Komponenten wie Widerstände, Kondensatoren, Antennen in den eigenen Gehäusen. Da die Halbleiterindustrie jedoch immer kleinere und leistungsfähigere ICs entwickelt, ist ein SiP-Ansatz (System in Package) die bevorzugte Wahl, bei der alle Elemente in einem einzigen Gehäuse oder Modul untergebracht sind.

Bei der Einteilung von Gehäusetypen wird unterschieden zwischen Lead-Frame-, Substrat- oder Wafer-Level-Gehäuse. Die richtige Wahl eines Gehäuses, das allen Anforderungen einer bestimmten Anwendung entspricht, ist dagegen etwas komplexer und erfordert die Bewertung und Abstimmung der unterschiedlichen Anforderungen. Um die richtige Wahl zu treffen, müssen Entwickler die Auswirkungen von einer Vielzahl von Parametern verstehen, einschließlich thermischer Anforderungen, Leistung, Konnektivität, Umgebungsbedingungen, Bestückungsmöglichkeiten auf der Leiterplatte und natürlich Kosten.

Bei High-End-Anwendungen geht es um schnelle, leistungshungrige Chips mit einer großen Anzahl von Anschlüssen. Delta Microelectronics

Applikationskategorie berücksichtigen

Die Zielanwendung ist der wichtigste Faktor, der die Gehäusewahl bestimmt. Ist die Anwendung ein kostengünstiges Consumer-IC oder ein hochpreisiges, industrielles ASIC? Wird der Baustein in einer Umgebung mit hohen Temperaturen eingesetzt? Wird ein SoC (System on Chip) entwickelt oder ist ein ASIC die Schlüsselkomponente des Systems? Solche Fragen helfen, sich für den richtigen Gehäusetyp zu entscheiden – ob ein Wafer-Level- oder Chip-Size-Package verwendet werden kann, oder ob Standard-Standardgehäuse wie BGA- (Ball Grid Array) oder QFN-Gehäuse (Quad Flat No Lead) möglich sind.

Die Leistungsanforderungen einer Anwendung und die entsprechenden Gehäuse lassen sich grob in drei Gruppen einteilen. Bei High-End-Anwendungen geht es oft um schnelle, leistungshungrige Chips mit einer großen Anzahl von Anschlüssen (High Pin-out). Diese Komponenten benötigen fortschrittliche Gehäusetechniken, denn sie erfordern typischerweise kleine Pad-Abstände, Hochgeschwindigkeitssignale und eine Entkopplung. Diese Anforderungen können mit einem FC-BGA- (Flip Chip BGA) oder neueren Gehäusen wie dem eWLB (Embedded Wafer Level Ball Grid Array) erfüllt werden.

Midrange-Anwendungen benötigen typischerweise Gehäuse, die thermische Verbesserungen ermöglichen und kostengünstige Kunststoffverpackungstechnologien einsetzen – oft in einem BGA- und QFN-Gehäusetyp. Am oberen Ende dieser Gruppe stehen Chip-Level- und Wafer-Level-Gehäuse, die sich für die Realisierung von SiPs und/oder Multi-Chip-Module eignen. Die Gruppe der Einstiegsklasse umfasst hochvolumige Anwendungen, in denen die Kosten und nicht die Leistung im Vordergrund stehen. Bausteine für Notebooks und mobile Anwendungen zum Beispiel erfordern typischerweise kleine Wafer-Level-und Chip-Size-Gehäuse.

Anzahl der Pins und I/Os sind Schlüsselfaktoren

Die Anzahl und Lage der Ein- und Ausgangsanschlüsse eines jeden Bausteins sind Schlüsselfaktoren, die bei der Bestimmung der Anforderungen an das Gehäuse zu berücksichtigen sind. Wenn eine sehr hohe Pin-Zahl notwendig ist, wie zum Beispiel ein Gehäuse mit 1.000 Anschlüssen, dann stellt ein Standard-BGA-Gehäuse die beste Wahl dar, denn dank einer Gesamtgröße von bis zu 50 bis 60 mm² können sie diese hohe I/O-Anzahl zur Verfügung stellen. Bei einer niedrigen Pin-Zahl, beispielsweise 50 Pins, wäre wiederum ein QFN- oder WLCSP-Gehäuse (Wafer-Level Chip Scale Package) die richtige Wahl. Ein WLCSP weist jedoch Einschränkungen hinsichtlich der Wärmeabfuhr innerhalb des Gehäuses auf. Wird Wärme erzeugt (zum Beispiel beim schnellen Schalten) oder ist ein gutes Signal-Grounding erforderlich, dann ist ein QFN-Gehäuse aufgrund der eingebauten Metall-Pads die bessere Wahl.

Die Anzahl und Lage der Ein- und Ausgangsanschlüsse eines jeden Bausteins sind Schlüsselfaktoren. Delta Microelectronics

Ein weiterer Parameter ist die Lage der I/Os. Befinden sich die I/Os am Rande, rund um den Halbleiter-Die, dann ist das Drahtbonden eine schnelle, einfache und zuverlässige Methode, vorausgesetzt, es gibt dafür genügend Fläche auf dem Die und den Gehäuse-Pads. Wenn die I/Os über die Oberfläche des Chips in verschiedenen Bereichen verteilt sind, wird das Drahtbonden aus der Mitte des Chips heraus schwierig. In dem Fall bietet die Flip-Chip-Gehäusetechnik eine direkte Anbindungsmöglichkeit an das Substrat, typischerweise eine mehrlagige Leiterplatte des Gehäuses und es gibt auch keine Probleme hinsichtlich einer Überlappung innerhalb des Dies.

Optimierung der Chip-Leistung durch Wärmemanagement

Das Wärmemanagement ist ein Schlüsselfaktor, wenn es um die Optimierung der Chip-Leistung geht. Ein BGA-Gehäuse beispielsweise kann aufgrund seiner Größe oft ein kostengünstigeres/besseres Wärmemanagement innerhalb des Gehäuses bieten, da es über eine größere Fläche zur Wärmeabfuhr verfügt. Die kleineren Gehäuse können in Hinblick auf das Wärmemanagement teurer sein und erfordern einen externen Kühlkörper oder andere Möglichkeiten zur Kühlung.

BGA-Gehäuse gibt es mit thermischen Pads, beispielsweise leitfähige Durchkontaktierungen oder eingebaute Metall-Pads, die ein ausreichendes Wärmemanagement ermöglichen. Einige Optionen von thermisch verbesserten BGAs sind mit einer aufgesetzten Metallkappe versehen, was eine gute Wärmeabfuhr ermöglicht. QFN-Gehäuse sind so konzipiert, dass das Gehäuse auf einer festen Metallunterlage basiert, auf die der Die gebondet wird. Dies ermöglicht eine gute Wärmeabfuhr vom Silizium-Die zur Leiterplatte.

Das Bonden des Chips auf das Substrat mit einem wärmeleitenden Klebstoff, zum Beispiel ein Silber gefülltes Epoxid statt einem einfachen Epoxid, hilft, die Wärme abzuführen. Darüber hinaus stehen neuere Technologien wie das Silbersintern zur Verfügung, ein Verbindungsverfahren mit hoher Betriebstemperatur sowie hoher thermischer und elektrischer Leitfähigkeit. Diese Materialien funktionieren typischerweise gut in QFN-Gehäusen, sind aber in BGA-Gehäusen aufgrund des Gehäuseaufbaus nicht so effektiv. Das Wärmemanagement in Chip-Size- und Wafer-Level-Gehäuse erfolgt in erster Linie auf der Rückseite des Chips oder bei Chip-Size-Gehäuse auf der freiliegenden Oberseite des Chips.

Spezifische Anforderungen bei High-Speed-Signale/HF

HF-, drahtlose und digitale High-Speed-Designs weisen spezifische Anforderungen auf, die sich auf die Gehäuseauswahl auswirken. Die Signalgeschwindigkeit und die Frequenzen können durch parametrische Effekte der Verbindungen innerhalb des Gehäuses deutlich reduziert werden. In HF-Bausteinen stehen Induktivität, Kapazität und Widerstand im Vordergrund, alles Parameter, die von der Geschwindigkeit der Signale am Ein- und Ausgang des Chips beeinflusst werden. Diese Probleme wirken sich auch auf die Auswahl des Gehäuses aus, vor allem auf die Frage, ob die Flip-Chip-Technik oder das Drahtbonden genutzt wird. Ein Flip-Chip-Gehäuse sorgt für eine bessere HF-Leistung und ermöglicht höhere Frequenzen bei niedrigerer Induktivität. Drahtbond-Techniken hingegen können bei höheren Frequenzen an jedem HF-Eingang oder -Ausgang eine zufällige, variable Induktivität hinzufügen.

Ein weiterer Parameter ist die Lage der I/Os. Delta Microelectronics

Bei HF-Frequenzen wandern die Signale entlang der Oberfläche und nicht im Leiter. Daher hat die Art und Weise, wie das Gehäuse assembliert wird, einen großen Einfluss auf den Baustein. So können beispielsweise sehr schnelle Verstärker-Bausteine, HF-Transistoren und Dioden oft nicht in ein normales Kunststoffgehäuse gesetzt werden, da die Gehäusematerialien die Geschwindigkeit des Chips beeinflussen. Folglich sollten solche Chips in ein Cavity-QFN- oder -BGA-Gehäuse wandern.

Bei HF-Signalen (1 GHz und höher) ist es wahrscheinlich, dass das Layout der Verbindungen isolierte Signalpfade aufweist, die als Ground/Signal/Ground bezeichnet werden. Die zwei Masseanschlüsse für jedes Signal wirken sich wiederum auf die Gehäusegröße und das Layout aus. Darüber hinaus werden bei Hochgeschwindigkeits-ASICs die Signalpegel und das Timing durch die Leiterlänge beeinflusst. Wenn beispielsweise ein BGA-Gehäuse zum Einsatz kommt und die Leitungslänge zum ersten Punkt länger ist als die zum nächsten, werden Timing-Unterschiede im Signal auftreten. Dies muss bereits beim anfänglichen Design des Gehäusesubstrats berücksichtigt und kompensiert werden, um das richtige Substrat für Hochgeschwindigkeits-HF-Bausteine zu wählen.

Dielektrische Materialien des BGA-Substrats sind ebenfalls ein Schlüsselfaktor für HF-Chips. So ist beispielsweise ein hochleistungsfähiges Flüssigpolymer (wie das Rogers-Laminat) besser als ein Standard-FR4-Leiterplattenmaterial als Substrat in BGA-Gehäusen für HF-Designs geeignet. Eine ausführliche Diskussion über die verschiedenen Anforderungen an die Gehäusetechnik sind in dem White-Paper The Ultimate Guide for Selecting an ASIC Package zu finden.

(hw)