Der Einfluss der Doppelpulstestsystem-Vorrichtungen

Ausgehend von diesen Beziehungen lassen sich zwei Szenarien vergleichen, um die Veränderung bei der Berücksichtigung der Hochfrequenz zu veranschaulichen.

Szenario 1: Analyse der Auswirkungen einer 10-kHz-Schaltsignalform eines Si-Leistungs-MOSFETs mit einer Anstiegszeit von 0,2 µs. Da die Bandbreiten von Oszilloskopen im Mittelklassebereich typischerweise 500 MHz oder mehr betragen und die zugehörigen Spannungsmessköpfe Bandbreiten von 300 MHz haben können, werden die üblichen Bandbreiten für dieses Szenario angenommen. Außerdem wird angenommen, dass die DPT-Vorrichtung unter Berücksichtigung niedriger Frequenzen entwickelt wurde und eine Bandbreite von 20 MHz bietet.

t_displayed = 0,2008 x 10^-6 s

Ergebnis: Der auf dem Oszilloskop angezeigte Wert liegt sehr nahe (unter 1 % Fehler) an der tatsächlichen Anstiegszeit des MOSFETs, ohne oder mit nur geringem Einfluss der DPT-Vorrichtung, des Tastkopfes oder des Oszilloskops.

Szenario 2: Analyse der Auswirkungen einer 250-kHz-Schaltsignalform eines SiC-Leistungs-MOSFETs mit einer Anstiegszeit von 10 ns. Die Situation die gleiche wie oben für das Oszilloskop (Bandbreite 500 MHz), den Spannungsmesskopf (Bandbreite 300 MHz) und die DPT-Vorrichtung (Bandbreite 20 MHz).

t_displayed = 20,2 x 10^-9 s

Ergebnis: Der auf dem Oszilloskop angezeigte Wert hat einen Fehler von etwas mehr als 100 %! Szenario 2 wird noch einmal mit einer DPT-Vorrichtung durchgeführt, die für 200 MHz Bandbreite ausgelegt ist:

t_displayed = 10,2 x 10^-9 s

Ergebnis: Der auf dem Oszilloskop angezeigte Wert hat nur 2 % Fehler. Die Auslegung der Vorrichtung für eine Bandbreite von 200 MHz stellt also eine erhebliche Verbesserung der Ergebnisse dar.

Schlussfolgerung: Gewöhnliche Instrumente, wie Oszilloskope, sind mehr als fähig, die Bedürfnisse eines Hochgeschwindigkeits-DPT-Systems zu unterstützen. Größere Herausforderungen, um wiederholbare und zuverlässige Ergebnisse zu liefern, betreffen die Konstruktion der DPT-Vorrichtung, einschließlich des Anschlusses der Tastköpfe.

Anmerkung: Da unsere Analyse zwei Pole umfasst, müssen wir die Beziehung zwischen Anstiegszeit und Bandbreite für Systeme 2. Ordnung berücksichtigen. Eine einfache Schaltungssimulation 2. Ordnung wurde durchgeführt, um das Verhältnis anzunähern. Das grafisch dargestellte Ergebnis zeigt, dass das t_rf_3dB-Produkt nahe bei 0,35 für (0,5 < < 1,0) liegt. Und für 0,05 (< 0,5) sinkt das Verhältnis auf nur ~0,27. Daher bleibt unsere Schlussfolgerung für Systeme 2. Ordnung gültig.

Überlegungen zum Design von DPT-Vorrichtungen

Bild 2: Abschaltimpulse eines GaN-Bauteils (VDS = 100 V, ID = 10 A, VGS = 12 V). Keysight Technologies

Aufgrund der schnelleren Anstiegs-/Abfallzeiten (das heißt höheren Bandbreiten), die für neuere Leistungshalbleiter erforderlich sind, ist die Analyse des Vorrichtungslayouts und der Schaltungsparasiten von entscheidender Bedeutung, um wiederholbare und zuverlässige DPT-Signalformen zu erhalten. Andernfalls weisen DPT-Signalformen oft unterdämpfte Schwingungen 2. Ordnung der gepulsten Signalformen (V_GS, V_DS, I_D) auf, so dass es unmöglich ist, reproduzierbare dynamische Charakterisierungsparameter (zum Beispiel e_(on), e_(off)) zu extrahieren (Bild 2).

Bild 3 zeigt den DPT-Aufbau mit den primären parasitären Kapazitäten, Induktivitäten und Widerständen, die beim Design einer DPT-Vorrichtung berücksichtigt werden müssen. Einige dieser Parasitäten sind in den Leistungsbauteilen selbst enthalten (zum Beispiel C_gd, R_g, L_s). Die Hersteller von Leistungshalbleitern entwickeln laufend neue Gehäusematerialien und -designs, um die Streuparasitäten zu minimieren. Sobald die Wahl des Leistungshalbleiters getroffen ist, liegt der Schwerpunkt auf den externen Parasitäten innerhalb der Vorrichtung.

Bild 3: Primäre Parasitäten, die bei DPT-Schalttransienten berücksichtigt werden müssen. Keysight Technologies

Es gibt drei Schleifen, die bei der Analyse der Doppelpuls-Signalformen (V_GS, V_DS, I_D) in Betracht gezogen werden sollten: die DC-Link-Schleife, die Gate-Schleife und die Leistungsschleife (Bild 3). Wie immer ist es ein gutes Vorgehen, die Fläche der Schleife zu minimieren, die proportional zur gesamten Schleifeninduktivität ist. Dies kann in der Praxis erreicht werden, indem PCB-Leiterbahnen (Haupt- und Rückleiter) nahe beieinander verlegt werden, oder durch die Verwendung von verdrillten Paaren, wenn die Signale durch Drähte geführt werden.

Die DC-Link-Schleife sollte berücksichtigt werden, wenn der DC-Link-Kondensator, der die Lastinduktivität L lädt, unterbrochen wird (das heißt wenn der Prüfling ausgeschaltet wird). Wenn der Prüfling abgeschaltet wird, zirkuliert der in L gespeicherte Strom durch die Body-Diode in den High-Side-MOSFET zurück. Daher fließt kein Strom aus dem DC-Link-Kondensator und die DC-Link-Streuinduktivität L_DC-Link hat ein großes -di/dt. LDC-Link schwingt mit dem Decoupling-Kondensator parallel zur parasitären Ausgangskapazität der Halbbrücke mit und entwickelt einen Spannungsstoß über V_DC und V_DS. Diese Resonanzschwingung ist auf V_DS in Bild 4 während beider Abschaltvorgänge zu sehen. In Bild 2 ist sie auch als niederfrequente Oszillation von V_DS zu erkennen. Es ist so gut wie unmöglich, diese Oszillation zu eliminieren, aber es muss versucht werden, sie so gut wie möglich zu minimieren.

Bild 4: Doppelpulstest-Signalformen (SiC-MOSFET, 1200 V, 40 A). Keysight Technologies

Bei der Gate-Schleife sind die Hauptparasitäten, die im Vorrichtungslayout kontrolliert werden können, L_GL und L_PL2. Abhängig vom Gate-Widerstand R_g des Prüflings ist es oft nicht möglich, diese Induktivität ausreichend zu minimieren, um Schwingungen zu verhindern. Wenn die Oszillation immer noch vorhanden ist, dann ist ein externer Gate-Widerstand R_G erforderlich, um die Oszillation zu dämpfen und eine wiederholbare Parameterextraktion zu ermöglichen. Leider ist der Kompromiss bei der Erhöhung des Gate-Widerstands eine langsamere Anstiegszeit der Gate-Spannung.

SiC-Geometrien sind typischerweise viel kleiner als bei Si und weisen daher oft einen größeren inneren Gatewiderstand R_g auf. Daher ist es bei einigen SiC-Bauteilen möglicherweise nicht notwendig, einen externen Gatewiderstand hinzuzufügen, um die Schwingung zu dämpfen, während Si-MOSFETs aufgrund des kleineren Rg möglicherweise eine externe Dämpfung erfordern. In DPT-Systemen werden oft viele verschiedene Gate-Widerstandswerte verwendet, um das spezifische Leistungsbauelement, das charakterisiert wird, abzudecken.

Eine weitere Schwingungsquelle bei V_DS und I_D sind die Parasitäten der Leistungsschleife. Nachdem der Strom während des ersten der beiden Impulse auf den gewünschten Wert in L hochgefahren wurde, wird der Prüfling abgeschaltet. Der Strom in L wird durch die Body-Diode rezirkuliert. Das -di/dt in der Induktivität der Leistungsschleife (L_PL1) erzeugt einen Spannungsstoß über Drain und Source des Prüflings. Dieser Spannungsstoß schwingt mit Cds des Prüflings und der parasitären Induktivität der Leistungsschleife (L_PL1) mit und erzeugt eine höherfrequente Schwingung, die in V_DS und I_D in Bild 2 zu sehen ist. Obwohl sich die Mechanismen leicht vom Einschaltvorgang unterscheiden, ist L_PL1 nach wie vor die wichtigste parasitäre Komponente. Darüber hinaus ist bei WBG-Bauteilen mit niedrigen R_ds(on)-Werten die Dämpfung der Leistungsschleife minimal. Leider bedeutet dies oft, dass die Schaltgeschwindigkeiten begrenzt werden müssen, um Schwingungen zu minimieren.

Bild 5: Parasitäten der Leistungsschleife, die den Gate-Schleifen-Antrieb minimieren. Keysight Technologies

Es gibt einen weiteren Mechanismus, der das Schaltverhalten des Prüflings beeinflusst. Dieser Mechanismus wird durch die gemeinsamen Parasitäten (C_gd und L_PL2) sowohl in der Leistungsschleife als auch in der Gate-Schleife verursacht (Bild 5). Für die Ereignisse mit hohem di/dt (Ein- und Ausschalten) erzeugt die gemeinsame Induktivität L_PL2 eine Gegen-EMK, die die effektive V_GS in der Gate-Schleife minimiert. Manchmal ist es möglich, das Ringing der Leistungsschleife zu sehen, das dem V_GS aufgrund dieser Kopplung überlagert ist (Bild 2). In ähnlicher Weise erzeugen die Ereignisse mit hohen dv/dt (Ein- und Ausschalten) einen Verschiebungsstrom in der Miller-Kapazität (C_gd), der den Gate-Strom, der C_gs aufladen soll, umleitet. Dieses Ergebnis wirkt sich auch negativ auf den effektiven V_GS und die Fähigkeit zum schnellen Einschalten des Prüflings aus. Beide Effekte beeinflussen die Konsistenz und Geschwindigkeit des Schaltübergangs des Prüflings.

Die Entwicklung von DPT-Vorrichtungen stellt eine große Herausforderung dar und wird mit immer kürzeren Anstiegs-/Fallzeiten deutlich schwieriger. Die Hochfrequenzeffekte mehrerer Schaltungen (Schleifen) 2. Ordnung müssen berücksichtigt werden. Die Fähigkeit, parasitäre Induktivitäten und Kapazitäten zu minimieren, ist oft begrenzt. Auch grundlegende technologische Barrieren (zum Beispiel Verbindungen mit niedriger Induktivität) bestehen beim Entwurf und der Konstruktion von DPT-Systemen zur Charakterisierung neuerer Leistungshalbleiter.

Bild 6: Modulare Vorrichtung des PD1500A DPT. Keysight Technologies

Der Dynamic Power Device Analyzer/Doppelpulstester PD1500A wurde von Keysight jedoch entwickelt, um diese schwierigen Probleme zu lösen. Die sorgfältig konstruierte, modulare Vorrichtung des PD1500A minimiert unerwünschte Parasitäten (Bild 6). Mehrere Gate-Treiber-Optionen werden mit einigen Standardwiderstandswerten sowie einer Option für vom Kunden bereitgestellte Widerstände angeboten. Es werden auch Prüflingsplatinen für TO-247 und SMD D2PAK-7 Footprints sowie Si-MOSFET-, IGBT- und SiC-Bauelemente angeboten. Weitere Gate-Treiber- und DUT-Platinen-Optionen werden in der Zukunft bereitgestellt.