ECK-DATEN

Der Dynamic Power Device Analyzer/Doppelpulstester PD1500A von Keysight ist ein komplettes Doppelpulstestsystem, das für Si- und SiC-basierte diskrete Leistungshalbleiter entwickelt wurde. Es ist modular aufgebaut und aufrüstbar, wenn sich der Markt zu höheren Spannungen und Frequenzen entwickelt. Keysight plant zusätzliche Versionen zur Charakterisierung von Leistungsmodulen, GaN-Bausteinen und zur Durchführung einiger Zuverlässigkeitstests (Kurzschluss, Lawine).

Seit Jahrzehnten gibt es die Normen der IEC und Jedec, die Tests zur dynamischen Charakterisierung von Leistungshalbleitern definieren. Das DPT-Setup ist der Industriestandard, der für die Messung und Bestimmung der meisten dynamischen Schlüsselparameter zur Charakterisierung dieser Bauelemente verwendet wird (Bild 1).

Doppelpulstester

Bild 1: Grundlegende Konfiguration des Doppelpulstests. Keysight Technologies

Für langsamere Schaltnetzteile reichten diese Normen aus, da die Bandbreiten-Anforderungen an die Messtechnik und die mit dem Leistungshalbleiter-Prüfling verbundenen Vorrichtungen mit Standard-Verfahren und -Messungen aus dem Niederfrequenzbereich erfüllt werden konnten. Die Schaltfrequenzen von Leistungswandler-Designs lagen im Bereich von wenigen kHz bis einigen 10 kHz und erforderten keine umfangreiche Hochfrequenzanalyse oder -design.

Viele Märkte für Leistungswandler (zum Beispiel die Automobilindustrie und die Alternative-Energie-Branche) drängen auf geringere Kosten, höhere Effizienz, höhere Spannungen und bessere thermische Leistung. Dadurch stieg der Druck auf die Leistungshalbleiterindustrie, schnellere Si-basierte Schaltfunktionen (Si-MOSFETs und IGBTs) sowie Wide-Bandgap- (WBG-) Halbleitertechnologien, insbesondere Siliziumkarbid (SiC) und Galliumnitrid (GaN), voranzutreiben.

Woher kommen die größeren Schwierigkeiten bei der Durchführung von DPT-Messungen mit schnelleren Halbleitern? Zunächst die mathematische Beziehung zwischen Anstiegszeit und Bandbreite. Die Grundformel, die die Bandbreite einer Impulswellenform mit ihrer Anstiegszeit in Beziehung setzt, lautet:

tr ≈ K/f3dB

mit tr = Pulsanstiegszeit (10 % auf 90 %), f3dB = 3-dB-Bandbreite, K = Proportionalitätskonstante in Abhängigkeit von der Impulsform (Annahme 0,35 für einpoligen exponenziellen Abfall).

Zur Bestimmung des Einflusses der Bestandteile des DPT-Messsystems (zum Beispiel Oszilloskop, Tastkopf, Vorrichtung und Prüfling) kann folgende Formel verwendet werden, um die Anstiegszeit zu bestimmen, die auf dem Oszilloskop angezeigt wird:

Formel1

Ausgehend von diesen Beziehungen lassen sich zwei Szenarien vergleichen, um die Veränderung bei der Berücksichtigung der Hochfrequenz zu veranschaulichen.

Szenario 1: Analyse der Auswirkungen einer 10-kHz-Schaltsignalform eines Si-Leistungs-MOSFETs mit einer Anstiegszeit von 0,2 µs. Da die Bandbreiten von Oszilloskopen im Mittelklassebereich typischerweise 500 MHz oder mehr betragen und die zugehörigen Spannungsmessköpfe Bandbreiten von 300 MHz haben können, werden die üblichen Bandbreiten für dieses Szenario angenommen. Außerdem wird angenommen, dass die DPT-Vorrichtung unter Berücksichtigung niedriger Frequenzen entwickelt wurde und eine Bandbreite von 20 MHz bietet.

Formel2

tdisplayed = 0,2008 x 10-6 s

Ergebnis: Der auf dem Oszilloskop angezeigte Wert liegt sehr nahe (unter 1 % Fehler) an der tatsächlichen Anstiegszeit des MOSFETs, ohne oder mit nur geringem Einfluss der DPT-Vorrichtung, des Tastkopfes oder des Oszilloskops.

Szenario 2: Analyse der Auswirkungen einer 250-kHz-Schaltsignalform eines SiC-Leistungs-MOSFETs mit einer Anstiegszeit von 10 ns. Die Situation die gleiche wie oben für das Oszilloskop (Bandbreite 500 MHz), den Spannungsmesskopf (Bandbreite 300 MHz) und die DPT-Vorrichtung (Bandbreite 20 MHz).

Formel3

tdisplayed = 20,2 x 10-9 s

Ergebnis: Der auf dem Oszilloskop angezeigte Wert hat einen Fehler von etwas mehr als 100 %! Szenario 2 wird noch einmal mit einer DPT-Vorrichtung durchgeführt, die für 200 MHz Bandbreite ausgelegt ist:

Formel4

tdisplayed = 10,2 x 10-9 s

Ergebnis: Der auf dem Oszilloskop angezeigte Wert hat nur 2 % Fehler. Die Auslegung der Vorrichtung für eine Bandbreite von 200 MHz stellt also eine erhebliche Verbesserung der Ergebnisse dar.

Schlussfolgerung: Gewöhnliche Instrumente, wie Oszilloskope, sind mehr als fähig, die Bedürfnisse eines Hochgeschwindigkeits-DPT-Systems zu unterstützen. Größere Herausforderungen, um wiederholbare und zuverlässige Ergebnisse zu liefern, betreffen die Konstruktion der DPT-Vorrichtung, einschließlich des Anschlusses der Tastköpfe.

Anmerkung: Da unsere Analyse zwei Pole umfasst, müssen wir die Beziehung zwischen Anstiegszeit und Bandbreite für Systeme 2. Ordnung berücksichtigen. Eine einfache Schaltungssimulation 2. Ordnung wurde durchgeführt, um das Verhältnis anzunähern. Das grafisch dargestellte Ergebnis zeigt, dass das trf3dB-Produkt nahe bei 0,35 für (0,5 < 𝜁 < 1,0) liegt. Und für 0,05 (𝜁 < 0,5) sinkt das Verhältnis auf nur ~0,27. Daher bleibt unsere Schlussfolgerung für Systeme 2. Ordnung gültig.

Überlegungen zum Design von DPT-Vorrichtungen

Doppelpulstester

Bild 2: Abschaltimpulse eines GaN-Bauteils (VDS = 100 V, ID = 10 A, VGS = 12 V). Keysight Technologies

Aufgrund der schnelleren Anstiegs-/Abfallzeiten (das heißt höheren Bandbreiten), die für neuere Leistungshalbleiter erforderlich sind, ist die Analyse des Vorrichtungslayouts und der Schaltungsparasiten von entscheidender Bedeutung, um wiederholbare und zuverlässige DPT-Signalformen zu erhalten. Andernfalls weisen DPT-Signalformen oft unterdämpfte Schwingungen 2. Ordnung der gepulsten Signalformen (VGS, VDS, ID) auf, so dass es unmöglich ist, reproduzierbare dynamische Charakterisierungsparameter (zum Beispiel e(on), e(off)) zu extrahieren (Bild 2).

Bild 3 zeigt den DPT-Aufbau mit den primären parasitären Kapazitäten, Induktivitäten und Widerständen, die beim Design einer DPT-Vorrichtung berücksichtigt werden müssen. Einige dieser Parasitäten sind in den Leistungsbauteilen selbst enthalten (zum Beispiel Cgd, Rg, Ls). Die Hersteller von Leistungshalbleitern entwickeln laufend neue Gehäusematerialien und -designs, um die Streuparasitäten zu minimieren. Sobald die Wahl des Leistungshalbleiters getroffen ist, liegt der Schwerpunkt auf den externen Parasitäten innerhalb der Vorrichtung.

Doppelpulstester

Bild 3: Primäre Parasitäten, die bei DPT-Schalttransienten berücksichtigt werden müssen. Keysight Technologies

Es gibt drei Schleifen, die bei der Analyse der Doppelpuls-Signalformen (VGS, VDS, ID) in Betracht gezogen werden sollten: die DC-Link-Schleife, die Gate-Schleife und die Leistungsschleife (Bild 3). Wie immer ist es ein gutes Vorgehen, die Fläche der Schleife zu minimieren, die proportional zur gesamten Schleifeninduktivität ist. Dies kann in der Praxis erreicht werden, indem PCB-Leiterbahnen (Haupt- und Rückleiter) nahe beieinander verlegt werden, oder durch die Verwendung von verdrillten Paaren, wenn die Signale durch Drähte geführt werden.

Die DC-Link-Schleife sollte berücksichtigt werden, wenn der DC-Link-Kondensator, der die Lastinduktivität L lädt, unterbrochen wird (das heißt wenn der Prüfling ausgeschaltet wird). Wenn der Prüfling abgeschaltet wird, zirkuliert der in L gespeicherte Strom durch die Body-Diode in den High-Side-MOSFET zurück. Daher fließt kein Strom aus dem DC-Link-Kondensator und die DC-Link-Streuinduktivität LDC-Link hat ein großes -di/dt. LDC-Link schwingt mit dem Decoupling-Kondensator parallel zur parasitären Ausgangskapazität der Halbbrücke mit und entwickelt einen Spannungsstoß über VDC und VDS. Diese Resonanzschwingung ist auf VDS in Bild 4 während beider Abschaltvorgänge zu sehen. In Bild 2 ist sie auch als niederfrequente Oszillation von VDS zu erkennen. Es ist so gut wie unmöglich, diese Oszillation zu eliminieren, aber es muss versucht werden, sie so gut wie möglich zu minimieren.

Doppelpulstester

Bild 4: Doppelpulstest-Signalformen (SiC-MOSFET, 1200 V, 40 A). Keysight Technologies

Bei der Gate-Schleife sind die Hauptparasitäten, die im Vorrichtungslayout kontrolliert werden können, LGL und LPL2. Abhängig vom Gate-Widerstand Rg des Prüflings ist es oft nicht möglich, diese Induktivität ausreichend zu minimieren, um Schwingungen zu verhindern. Wenn die Oszillation immer noch vorhanden ist, dann ist ein externer Gate-Widerstand RG erforderlich, um die Oszillation zu dämpfen und eine wiederholbare Parameterextraktion zu ermöglichen. Leider ist der Kompromiss bei der Erhöhung des Gate-Widerstands eine langsamere Anstiegszeit der Gate-Spannung.

SiC-Geometrien sind typischerweise viel kleiner als bei Si und weisen daher oft einen größeren inneren Gatewiderstand Rg auf. Daher ist es bei einigen SiC-Bauteilen möglicherweise nicht notwendig, einen externen Gatewiderstand hinzuzufügen, um die Schwingung zu dämpfen, während Si-MOSFETs aufgrund des kleineren Rg möglicherweise eine externe Dämpfung erfordern. In DPT-Systemen werden oft viele verschiedene Gate-Widerstandswerte verwendet, um das spezifische Leistungsbauelement, das charakterisiert wird, abzudecken.

Eine weitere Schwingungsquelle bei VDS und ID sind die Parasitäten der Leistungsschleife. Nachdem der Strom während des ersten der beiden Impulse auf den gewünschten Wert in L hochgefahren wurde, wird der Prüfling abgeschaltet. Der Strom in L wird durch die Body-Diode rezirkuliert. Das -di/dt in der Induktivität der Leistungsschleife (LPL1) erzeugt einen Spannungsstoß über Drain und Source des Prüflings. Dieser Spannungsstoß schwingt mit Cds des Prüflings und der parasitären Induktivität der Leistungsschleife (LPL1) mit und erzeugt eine höherfrequente Schwingung, die in VDS und ID in Bild 2 zu sehen ist. Obwohl sich die Mechanismen leicht vom Einschaltvorgang unterscheiden, ist LPL1 nach wie vor die wichtigste parasitäre Komponente. Darüber hinaus ist bei WBG-Bauteilen mit niedrigen Rds(on)-Werten die Dämpfung der Leistungsschleife minimal. Leider bedeutet dies oft, dass die Schaltgeschwindigkeiten begrenzt werden müssen, um Schwingungen zu minimieren.

Doppelpulstester

Bild 5: Parasitäten der Leistungsschleife, die den Gate-Schleifen-Antrieb minimieren. Keysight Technologies

Es gibt einen weiteren Mechanismus, der das Schaltverhalten des Prüflings beeinflusst. Dieser Mechanismus wird durch die gemeinsamen Parasitäten (Cgd und LPL2) sowohl in der Leistungsschleife als auch in der Gate-Schleife verursacht (Bild 5). Für die Ereignisse mit hohem di/dt (Ein- und Ausschalten) erzeugt die gemeinsame Induktivität LPL2 eine Gegen-EMK, die die effektive VGS in der Gate-Schleife minimiert. Manchmal ist es möglich, das Ringing der Leistungsschleife zu sehen, das dem VGS aufgrund dieser Kopplung überlagert ist (Bild 2). In ähnlicher Weise erzeugen die Ereignisse mit hohen dv/dt (Ein- und Ausschalten) einen Verschiebungsstrom in der Miller-Kapazität (Cgd), der den Gate-Strom, der Cgs aufladen soll, umleitet. Dieses Ergebnis wirkt sich auch negativ auf den effektiven VGS und die Fähigkeit zum schnellen Einschalten des Prüflings aus. Beide Effekte beeinflussen die Konsistenz und Geschwindigkeit des Schaltübergangs des Prüflings.

Die Entwicklung von DPT-Vorrichtungen stellt eine große Herausforderung dar und wird mit immer kürzeren Anstiegs-/Fallzeiten deutlich schwieriger. Die Hochfrequenzeffekte mehrerer Schaltungen (Schleifen) 2. Ordnung müssen berücksichtigt werden. Die Fähigkeit, parasitäre Induktivitäten und Kapazitäten zu minimieren, ist oft begrenzt. Auch grundlegende technologische Barrieren (zum Beispiel Verbindungen mit niedriger Induktivität) bestehen beim Entwurf und der Konstruktion von DPT-Systemen zur Charakterisierung neuerer Leistungshalbleiter.

Doppelpulstester

Bild 6: Modulare Vorrichtung des PD1500A DPT. Keysight Technologies

Der Dynamic Power Device Analyzer/Doppelpulstester PD1500A wurde von Keysight jedoch entwickelt, um diese schwierigen Probleme zu lösen. Die sorgfältig konstruierte, modulare Vorrichtung des PD1500A minimiert unerwünschte Parasitäten (Bild 6). Mehrere Gate-Treiber-Optionen werden mit einigen Standardwiderstandswerten sowie einer Option für vom Kunden bereitgestellte Widerstände angeboten. Es werden auch Prüflingsplatinen für TO-247 und SMD D2PAK-7 Footprints sowie Si-MOSFET-, IGBT- und SiC-Bauelemente angeboten. Weitere Gate-Treiber- und DUT-Platinen-Optionen werden in der Zukunft bereitgestellt.