Die Fabless-Halbleiterfirma Kai-Semi hat ein Inhouse-Tool entwickelt, mit dem die Designer ohne Handarbeit aus einer FPGA-Netzliste direkt ein Asic-Design erzeugen. Das Tool greift dazu auf eine umfassende Prozessbibliothek von bewährten Standardzellen zurück, mit der es Kai-Semi nach eigenen Angaben schafft, jedes beliebige FPGA-Design von jedem beliebigen FPGA-Hersteller in ein Asic umzurechnen. Das Tool erlaubt auch den Einsatz von Standard-Hard-IP-Blöcken, etwa für DDR-Interfaces, PCIe-Phy und mehr. Das resultierende FPGA soll deutlich weniger Strom brauchen und bis zu 70 % weniger kosten als das FPGA-Vorbild.