Mit der Optimierungstechnologie der Embedded-Workbench für RISC-V können Entwickler sicherstellen, dass die Anwendung den Anforderungen entspricht und der On-Board-Speicher optimal genutzt wird. Die Version 3.10 der Embedded-Workbench für RISC-V unterstützt RV64-RISC-V-Cores, einschließlich verschiedener RV64-Prozessoren von Andes, Codasip, Microchip, Nuclei und SiFive. Sie erweitert damit die Unterstützung der Toolchain für verfügbare RISC-V-Bausteine. Darüber hinaus wird jetzt auch Symmetric Multicore Processing (SMP) unterstützt. Neben der Entwicklungstoolchain Embedded Workbench für RISC-V gibt es Build-Tools für RISC-V für moderne und skalierbare Build-Server-Topologien für CI/CD-Pipelines sowie Functional-Safety-zertifizierte Versionen der Toolchain.
Elektronik-Entwicklung
IAR Systems erweitert RISC-V-Tools mit 64-Bit-Unterstützung
IAR Systems unterstützt mit der Entwicklungs-Toolchain IAR Embedded-Workbench für RISC-V jetzt auch 64-Bit-RISC-V-Cores. Die IAR Embedded-Workbench für RISC-V ist eine vollständige C/C++-Compiler- und Debugger-Toolchain in einer einzigen DIE.