Die Entwicklungs-Toolchain IAR Embedded-Workbench für RISC-V ist mit 64-Bit-RISC-V-Cores erweitert.

Die Entwicklungs-Toolchain IAR Embedded-Workbench für RISC-V ist mit 64-Bit-RISC-V-Cores erweitert. (Bild: IAR Systems)

Mit der Optimierungstechnologie der Embedded-Workbench für RISC-V können Entwickler sicherstellen, dass die Anwendung den Anforderungen entspricht und der On-Board-Speicher optimal genutzt wird. Die Version 3.10 der Embedded-Workbench für RISC-V unterstützt RV64-RISC-V-Cores, einschließlich verschiedener RV64-Prozessoren von Andes, Codasip, Microchip, Nuclei und SiFive. Sie erweitert damit die Unterstützung der Toolchain für verfügbare RISC-V-Bausteine. Darüber hinaus wird jetzt auch Symmetric Multicore Processing (SMP) unterstützt. Neben der Entwicklungstoolchain Embedded Workbench für RISC-V gibt es Build-Tools für RISC-V für moderne und skalierbare Build-Server-Topologien für CI/CD-Pipelines sowie Functional-Safety-zertifizierte Versionen der Toolchain.

Sie möchten gerne weiterlesen?

Registrieren Sie sich jetzt kostenlos:

Bleiben Sie stets zu allen wichtigen Themen und Trends informiert.
Das Passwort muss mindestens acht Zeichen lang sein.
*

Ich habe die AGB, die Hinweise zum Widerrufsrecht und zum Datenschutz gelesen und akzeptiere diese.

Mit der Registrierung akzeptiere ich die Nutzungsbedingungen der Portale im Industrie-Medien-Netzwerks. Die Datenschutzerklärung habe ich zur Kenntnis genommen.

Sie sind bereits registriert?

Unternehmen

IAR Systeme GmbH

Werner-Eckert-Str. 9
81829 München
Germany