Stabilität durch 100-Ω-Widerstand bei MOSFET-Gates

Gerade Ingenieure, die noch neu in Ihrem Fach sind, haben es mit diesem 100-Ω-Widerstand oft zu tun, obwohl sie aber nicht immer genau wissen, warum der Wert so hoch liegt.

Formel 1: Formel für die gesamte Verstärkung. Analog Devices

Die Schaltung in Bild 1 zeigt ein typisches Beispiel für eine High-Side-Strommessung. Negatives Feedback versucht, die Spannung V_SENSE auf einen Verstärkungswiderstand R_GAIN zu zwingen. Der Strom durch R_GAIN fließt über den P-Kanal-MOSFET (PMOS) zum Widerstand R_OUT, an dem eine auf Masse bezogene Ausgangsspannung entsteht. Die gesamte Verstärkung zeigt Formel 1.

Bild 1: High-Side-Strommessung. Analog Devices

Ein optionaler Kondensator C_OUT über dem Widerstand R_OUT dient zum Filtern der Ausgangsspannung. Selbst wenn der Drain-Strom des PMOS schnell dem gemessenen Strom folgt, wird die Ausgangsspannung einen exponentiellen Verlauf erster Ordnung zeigen. Der Widerstand R_GATE im Schaltbild trennt den Verstärker vom PMOS-Gate. In diesem Beispiel liegt der Wert des Gate-Widerstandes tatsächlich bei 100 Ω.

Hohe Widerstandswerte probieren

Bild 2: High-Side-Strommesssimulation Analog Devices

Aber wäre es möglich, mit genügend Kapazität zwischen Gate und Source oder mit einem genügend großen Gate-Widerstand Stabilitätprobleme hervorzurufen? Sobald klar ist, dass R_GATE und C_GATE nachteilig zusammenwirken, wird es möglich sein, den Mythos, dass 100 Ω oder praktisch jeder Gate-Widerstand automatisch geeignet sind, zu widerlegen. Bild 2 zeigt ein Beispiel einer LTspice-Simulation zur Verdeutlichung des Schaltungsverhaltens. Solche Simulationen können auch Stabilitätsprobleme zeigen, die bei zunehmendem Gate-Widerstand R_GATE auftreten können. Eigentlich sollte die Polstelle von R_GATE und C_GATE den zur offenen Regelschleife gehörenden Phasenspielraum nachteilig beeinträchtigen. Dennoch ergibt sich bei keinem Wert von R_GATE irgendeine Art von Problem beim Verhalten im Zeitbereich.

Komplizierte Schaltung

Zur Untersuchung des Frequenzverlaufs müssen Ingenieure das Verhalten des offenen Regelkreises ermitteln. Der Vorwärtspfad, der die Regelschleife in Kombination mit der Gegenkopplung bei Verstärkung Eins (Unity Negative Feedback) bildet, beginnt bei der Differenz und endet am resultierenden negativen Eingang. Eine anschließende Simulation von V_S/(V_P – V_S) oder V_S/V_E, ergibt einen Frequenzverlauf wie in Bild 3, der das Verhalten bei offener Regelschleife zeigt. Das Bode-Diagramm von Bild 3 zeigt eine nur sehr niedrige DC-Verstärkung und keine Anzeichen von Problemen bezüglich des Phasenspielraums beim Übergang. Genau genommen sieht der Plot insgesamt merkwürdig aus, da die Übergangsfrequenz weniger als 0,001 Hz beträgt.

Formel 2: Modell zu V(VS)/V(VG). Analog Devices

Die Zerlegung der Schaltung in ein Steuersystem zeigt Bild 4. Der LTC2063, genau wie fast alle OPVs mit Spannungsrückkopplung, startet mit hoher DC-Verstärkung und einer Polstelle. Der OPV verstärkt das Fehlersignal und treibt das PMOS-Gate durch den R_GATE-C_GATE-Filter. C_GATE und die PMOS-Source sind zusammen mit dem -IN-Eingang des OPV verbunden. R_GAIN ist von diesem Schaltungsknoten aus mit der Source mit niedriger Impedanz verbunden. Selbst Bild 4 lässt den Schluss zu, dass der R_GATE-C_GATE-Filter Stabilitätsprobleme verursachen könnte, speziell wenn R_GATE wesentlich größer ist als R_GAIN. Letzten Endes treten bei der C_GATE-Spannung, die direkt den Strom R_GAIN im System beeinträchtigt, keine Änderungen am OPV-Ausgang auf.

Bild 3: Frequenzverlauf von der Fehler- zur Quellspannung. Analog Devices

Warum vielleicht R_GATE und C_GATE keine Instabilität hervorrufen, kann daran liegen, dass die Gate-Source-Spannung fest und somit der R_GATE-C_GATE-Schaltkreis nicht relevant ist. Es ist also lediglich nötig das Gate einzustellen, damit die Source folgt. Es ist ein Source-Folger. Allerdings gilt das nur, wenn der PMOS normal als Verstärkerblock in der Schaltung arbeitet. Was wäre, wenn sich das Verhalten zwischen Source und Gate des PMOS direkt modellieren ließe? Mit anderen Worten, was ist V(V_S)/V(V_G)? Ein Modell, wie in Formel 2 abgebildet, wäre denkbar.

Bild 4: High-Side-Messschaltung als Blockdiagramm. Analog Devices

Ein Blick auf Bild 1 zeigt dann: Bei einem Strom von Null Ampere durch den Widerstand R_SENSE sollte der Strom durch den PMOS ebenfalls Null Ampere betragen. Bei einem Strom von Null Ampere ist gm Null, da der PMOS effektiv ausgeschaltet ist, nicht genutzt wird und nicht vorgespannt ist und keine Verstärkung hat. Wenn gm = 0, dann ist V_S/V_E 0 bei 0 Hz und V_S/V_G 0 bei 0 Hz. Somit ist keine Verstärkung vorhanden und die Plots in Bild 3 können letztendlich gültig sein.

Ob Instabilitäten überhaupt möglich sind, erfahren Sie auf der nächsten Seite.

Instabilitäten mit dem LTC2063 versuchen

Simulationen mit einem Strom I_SENSE, der nicht gleich Null ist, zeigen einen Frequenzverlauf wie in Bild 5.

Bild 5: Frequenzverlauf von der Fehlerspannung zur Quell-Spannung bei einem Messstrom ungleich Null. Analog Devices

Bild 5 zeigt, wie ein wesentlich normalerer Verstärkungs/Phasen-Plot des Verlaufs von V_E zu V_S bei einem Übergang von >0 dB zu <0 dB aussieht. Bild 5 sollte etwa 2 kHz zeigen, mit reichlich PM bei 100 Ω, etwas weniger PM bei 100 kΩ und noch weniger mit 1 MΩ, aber nicht instabil. Bei dem High-Side-Messschaltkreis LTC2063 von Analog Devices beispielsweise sollten ein instabiles Verhalten oder zumindest aber eine Art Ringing zu erwarten sein, wenn dem Schaltkreis ein R_GATE mit hohem Widerstandswert hinzugefügt wird. Doch leider ist das nicht der Fall. Auch eine Erhöhung des Drain-Stroms im MOSFET durch die Wahl eines höheren I_SENSE und dann eines kleineren Verstärkungswiderstands R_GAIN, destabilisiert die Schaltung nicht. Bei einer erneuten Simulation wird die Phasenreserve mit einem Strom von I_SENSE verringert, der nicht Null ist. Das Ergebnis zeigt ein interessantes Bild: Selbst in der Simulation erscheint es schwierig, wenn nicht gar unmöglich, Instabilität oder geringe Phasenreserve zu finden.

Aber warum gelingt es nicht, den Schaltkreis zu destabilisieren? Einen Aufschluss gibt ein genauer Blick auf die Zahlen und was die tatsächliche Polstelle in Verbindung mit R_GATE und die gesamte Gate-Kapazität sein könnte. Bei 100 Ω und 250 pF liegt die Polstelle bei 6,4 MHz; mit 100 kΩ bei 6,4 kHz und mit 1 MΩ bei 640 Hz. Das Verstärkungs-Bandbreiten-Produkt (GBP) des LTC2063 beträgt 20 kHz. Wenn der LTC2063 mit Verstärkung betrieben wird, kann die Crossover-Frequenz bei geschlossenem Regelkreis leicht unter den Bereich des R_GATE-C_GATE-Pols gleiten.

Instabilität erreichbar

Bei genauerer Betrachtung zeigt sich also, dass das dynamische Verhalten des OPV sich bis in den Bereich des R_GATE-C_GATE-Pols fortsetzen muss. Ein größeres GBP ist also notwendig. Der 5-V-OPV LTC6255 von Analog Devices passt direkt in die Schaltung mit einem höheren GBP von 6,5 MHz.

Um den neuen Versuchsaufbau zu testen, folgt eine erneute Simulation mit Strom, dem LTC6255, 100 kΩ Gate-Widerstand und mit 300 mA Messstrom. Allerding kommt jetzt noch der Gate-Widerstand R_Gate hinzu. Mit genügend R_GATE kann eine zusätzliche Polstelle einen Schaltkreis destabilisieren. Bild 6 und Bild 7 zeigen Simulationsergebnisse mit hohen R_GATE-Werten. Bei einem konstanten Messstrom von 300 mA zeigt die Simulation Instabilität.

Um das Verhalten der Schaltkreise bei einem Strom von ungleich Null zu prüfen, wird in einer weiteren Simulation der LTC6255 mit einem stufenförmig verlaufenden Laststrom sowie mit drei verschiedene R_GATE-Werten getestet. I_SENSE geht von einer Basis von 60 mA auf einen höheren Wert von 220 mA über, ermöglicht durch einen Schalter, der mehr parallelen Lastwiderstand einbringt. Es gibt keine Nullstrom-I_SENSE-Messung, da bereits gezeigt wurde, dass die MOSFET-Verstärkung in diesem Fall zu niedrig ist.

In der Tat zeigt Bild 8 schließlich eine beeinträchtigte Stabilität mit Widerständen von 100 kΩ und 1 MΩ. Da die Ausgangsspannung stark gefiltert ist, wird die Gate-Spannung zum Detektor für Ringing. Ringing kennzeichnet eine geringe oder negative Phasenreserve und die Ringing-Frequenz bezeichnet die Übergangsfrequenz (Crossover Frequency).

Bild 7: Normales Bodediagramm sobald Strom hinzugegeben wird, VE zu VS, mit schlechter Phasenreserve. Analog Devices

Für Ingenieure bietet sich kaum die Chance den Gate-Widerstand zu bestimmen, da sich alle Funktionen innerhalb des Bausteins befinden. Beispiele hierfür sind etwa die Hochvolt-/High-Side-Strommessbausteine AD8212, LTC6101, LTC6102 und LTC6104. Tatsächlich nutzt der AD8212 einen PNP-Transistor statt einen PMOS-FET. Generell ist es aber heutzutage nicht mehr so wichtig, den Gate-Widerstand bestimmen zu können, da heutige Bausteine dieses Problem bereits lösen.

Fazit

Bild 8: RGATE = 100 Ω, Strom von niedriger zu hoher Transiente. Analog Devices

Offensichtlich ist es möglich, die High-Side-Strommmessschaltung mit einem zu großen Gate-Widerstand zu destabilisieren. Es muss Verstärkung vorhanden sein, was in dieser Schaltung erforderlich ist, um ein Non-Zero-Signal zu messen. Wenn ein Pol die Phasenreserve bei einem Übergang (Crossover) negativ beeinträchtigt, entsteht Ringing. Doch ein hinzugefügter Gate-Widerstand von 1 MΩ ist ein extrem hoher Wert und selbst 100 kΩ sind übertrieben. Es ist immer gut zu versuchen, den Ausgangsstrom eines OPV zu begrenzen, falls er versucht, eine Gate-Kapazität von einer zur anderen Versorgungsschiene zum Schwingen zu bringen.

(prm)