Skalierbare FeFETs für anspruchsvolle High-Performance-Anwendungen

Das Automotive-Segment des Halbleitermarkts wächst 70 % schneller als der gesamte IC-Markt: die jährliche Wachstumsrate von 13 % ist damit höher als die jeweiligen Wachstumsraten in den Bereichen Server, PCs, oder Smartphones. Treiber dieses Wachstums sind einerseits die klassischen Mikrocontroller-Anwendungen, andererseits die Vernetzung der Fahrzeuge via 5G, neue sicherheitsrelevante Anwendungen (Radar, Video und deren Verarbeitung) sowie das (teil-) autonome Fahren.

Aufkommende Halbleiter-Anwendungen

Das klassische Beispiel für programmierbare Halbleiter im Automobilbereich ist der Mikrocontroller, der initial in der Powertrain-Steuerung zum Einsatz kam. Zu neu aufkommenden Halbleiter-Anwendungen gehören breitbandige, niedriglatente drahtlose Kommunikation, hochparallele Verarbeitung großer Datenmengen von Radar- und Videosensoren sowie die Erfassung und Klassifizierung von Objekten in der Umgebung von Fahrzeugen mittels Künstlicher Intelligenz (KI) als Basis für autonomes Fahren. Diese Anwendungen erfordern eine extrem hohe Anzahl von Rechenoperationen und sehr hohe Speicherbandbreiten.

Der Mikrocontroller

Bild 1: Treiber des Wachstums am Halbleitermarkt sind unter anderem die klassischen Mikrocontroller-Anwendungen. FMC

Bild 2: Ist der Speicher auf der MCU nicht skalierbar, können Hersteller die Vorteile niedriger Technologieknoten nicht voll ausnutzen. FMC

Mikrocontroller (Bild 1) enthalten Logiktransistoren, um Berechnung durchzuführen und eingebetteten nichtflüchtigen Speicher (embedded non-volatile memory, eNVM), um Daten zu speichern. Die Fertigung der meisten Mikrocontroller geschieht aktuell in 40-nm-Technologie. Kleinere Technologieknoten wie 28 nm versprechen geringere Leistung und niedrigere Kosten. Logik-Transistoren skalieren sehr gut bis 28 nm und darunter. Embedded Flash skaliert zu kleineren Technologieknoten jedoch nur um den Preis deutlich höherer Fertigungskomplexität. Die Vorteile von 28 nm hinsichtlich des Stromverbrauchs und der Geschwindigkeit sind MCU-Anbietern daher nur eingeschränkt zugänglich und in Konsequenz können auch automobile eingebettete Systeme von den Fortschritten der Halbleitertechnik nicht voll profitieren (Bild 2).

Warum die Skalierung des eingebetteten Speichers gerade für Anwendungen wie Künstliche Intelligenz wichtig ist, erklärt der Beitrag auf der nächsten Seite.

Künstliche Intelligenz

KI-Anwendungen erfordern eine extrem hohe Anzahl von Multiplizier-Akkumulier-Operationen (Multiply-Accumulate, MAC). So kann das Training eines neuronalen Netzwerks 10¹⁶ bis 10²² MAC/Datensatz erfordern, die Inferenz-Phase erfordert immerhin noch 10⁷ bis 10¹² MAC/Bild. Innerhalb der Inferenz-Phase erfordert jede MAC-Operation das Laden eines Koeffizienten aus dem Speicher.

Unter dem Aspekt des Energieverbrauchs ist das Laden eines Koeffizienten etwa 100-mal energieintensiver als die eigentliche Durchführung der MAC-Operation. Während das Laden eines Koeffizienten aus dem DRAM etwa 640 pJ erfordert, fallen für die eigentliche Berechnung lediglich etwa 5 pJ an. Eine Möglichkeit, Off-Chip-Speicherzugriffe zu vermeiden ist das Speichern der Koeffizienten On-Chip. Entsprechende anwendungsspezifische Schaltkreise (application specific integrated circuits, ASIC) erreichen mit bis zu 10.000 GOPS/W (giga operations per Watt) Verbesserungen der Energieeffizienz gegenüber CPUs und GPUs um einen Faktor von jeweils 100 und 10. Statt die für die Durchführung der Berechnungen notwendigen Koeffizienten aus dem DRAM zu laden, werden die Daten lokal gespeichert um das langsame und vor allem energieintensive Laden aus dem DRAM zu vermeiden.

Für die On-Chip-Speicherung der Koeffizienten bietet sich eNVM an, da die Koeffizienten auch bei Deaktivierung des Systems erhalten bleiben. Da zwischen der Verfügbarkeit von eNVM und den neuesten Halbleiter-Technologieknoten mittlerweile fünf Generationen liegen, kann jedoch klassischer eNVM in jenen Bereichen keine Anwendung finden, die besonders leistungsfähige Schaltkreise erfordern (beispielsweise GPUs in 7-nm-Technologie).

Anforderungen an eNVM

Tabelle 1: Leistungsparameter von FeFETs und embedded Flash im Vergleich. Hauptvorteile des FeFET sind seine hohe Geschwindigkeit und sein niedriger Energieverbrauch. FMC

Die Kombination der Anforderungen an eNVM aus sowohl den klassischen Mikrocontroller- als auch den KI-Anwendungen ergibt folgendes Profil: hohe Temperaturbeständigkeit, hohe Speichergrößen, hohe Lese- und Schreibgeschwindigkeit, Integration von Speichern möglichst nah am Datenpfad bis hin zur Einbettbarkeit, und Skalierung über die Technologieknoten, die für traditionell eingebettete bis hin zu high-performance Anwendungen notwendig sind.

Ferroelektrische Field Effekt-Transistoren erfüllen diese Anforderungen auf ideale Weise. Die Leistungsparameter sind in Tabelle 1 zusammengefasst. Die Hauptvorteile von FeFET sind hohe Geschwindigkeit, extrem niedriger Energieverbrauch, reduzierte Herstellungskosten, ausgezeichnete Temperaturstabilität, vollständige magnetische Immunität und hohe Strahlungsbeständigkeit.

Auf der folgenden Seite erhalten Sie mehr Details zur Funktionsweise des FeFET und zum aktuellen technologischen Stand.

FeFETs: Funktionsweise

Bild 3: Hafniumoxid ist in seiner amporphen Phase in jedem Prozessor ab dem 45-nm-Knoten vertreten. In kristalliner Konfiguration kann das Material ferroelektrische Eigenschaften zeigen. FMC

Bild 4: Mit der FeFET-Technologie lassen sich Transistoren auch in kleinen Technologieknoten unkompliziert in Speicherzellen umwandeln. FMC

Bild 5: Lese- und Schreibvorgang bei FeFETs. Die gespeicherten Daten bleiben auch beim Ausfall der Betriebsspannung erhalten. FMC

Die FeFET-Technologie nutzt die ferroelektrischen Eigenschaften von kristallinem Hafniumoxid (HfO₂). Hafniumoxid – in seiner amorphen Form – ist das Gate-Isolatormaterial eines jeden CMOS-Transistors vom 45-nm-Knoten bis zum 5-nm-Knoten und darüber hinaus (Bild 3). Durch die Umwandlung von amorphem in kristallines, ferroelektrisches HfO₂ lässt sich jeder Standard-CMOS-Transistor in einen ferroelektrischen Feldeffekttransistor – eine nichtflüchtige Speicherzelle – umwandeln (Bild 4). Die Funktionsweise des FeFET ist in Bild 5 dargestellt. Der FeFET wird geschrieben, indem durch einen positiven Schreibspannungspuls die Dipole im Transistorgate nach unten gerichtet und durch einen negativen Schreibpuls nach oben gerichtet werden. Dies führt zu einer Verschiebung der Schwellspannung des Transistors hin zu einem hohen oder einem niedrigen Wert, die per Definition jeweils eine Null und eine Eins speichern. Die Schwellspannungsverschiebung bleibt erhalten, auch wenn die Betriebsspannung ausgeschaltet wird.

Das Lesen des FeFET erfolgt, indem an das Transistorgate eine Spannung zwischen der zu erwartenden niedrigen und hohen Schwellspannungen angelegt wird. Befindet sich der FeFET im Low-V_t-Zustand wird der Transistor nun leitend, befindet sich der FeFET jedoch im High-V_t-Zustand bleibt der Transistor hochohmig. Mithilfe eines Leseverstärkers lässt sich der Stromfluss messen und auf dem Zustand der Speicherzelle zurückschließen.

Technologischer Status

Bild 6: Anders als beim embedded Flash steigt beim FeFET ab dem 32-nm-Knoten nicht der Platzbedarf. FMC

Zusammen mit einem Foundrypartner hat FMC Speicher-Arrays in den Strukturgrößen 28 nm und 22 nm demonstriert. An der gleichen Stelle wurden Messergebnisse präsentiert, die mithilfe von planaren FeFETs erhoben wurden. Diese Transistoren wiesen ein aktives Gebiet von 80 nm × 20 nm auf. FinFET-Transistoren der neuesten Technologiegenerationen (10 bis 7nm) besitzen aktive Gebiete in der gleichen Größenordnung  (110 nm × 18 bis 20 nm). Somit wurde gezeigt, dass es prinzipiell möglich ist, FeFETs auf den fortschrittlichsten Technologieknoten zu fertigen. Die landläufige Meinung, dass eingebettete nichtflüchtige Speicher wie embedded Flash den kleinsten Knoten etwa fünf Technologiegenrationen hinterher hinken ist somit obsolet (Bild 6).

(na)