Datenraten von mehreren Gigabit pro Sekunde in Signal-Bridging-Systemen werden in jüngster Zeit nicht nur in Telekom- und Netzwerkgeräten verlangt, sondern auch im Consumer- und industriellen Bereich.

Datenraten von mehreren Gigabit pro Sekunde in Signal-Bridging-Systemen werden in jüngster Zeit nicht nur in Telekom- und Netzwerkgeräten verlangt, sondern auch im Consumer- und industriellen Bereich. (Bild: romankosolapov - stock.adobe.com)

FPGAs sind in der Welt von Signalwandlung und Bridging mit mehreren Gigabit pro Sekunde bestens eingeführt.

In Anlagen für Telekom, Netzwerke und Rechenzentren sind FPGAs im Systemdesign mit ihrer wertvollen Kombination aus SerDes-Fähigkeiten, großzügigen Logikressourcen und ihrer Programmierbarkeit, nicht mehr wegzudenken. Den Entwicklern geben sie die Flexibilität an die Hand, um Features und Funktionen ohne Änderungen an der Leiterplatte zu modifizieren.

So haben FPGA-Hersteller schon seit langem Produkte entwickelt, die für Telekomzentralen oder Rechenzentren bestens geeignet sind. Diese sehr schnellen und großen Chips bieten Hunderte Ein- und Ausgänge, enorme Bandbreiten und integrierte Standardschnittstellen. Ihre hohen Kosten und ihr beträchtlicher Energieverbrauch sind für die Hersteller von Telekom- und Netzwerkgeräten ein vertretbarer Kompromiss.

Datenraten von mehreren Gigabit pro Sekunde in Signal-Bridging-Systemen werden in jüngster Zeit nicht nur in Telekom- und Netzwerkgeräten verlangt, sondern auch im Consumer- und industriellen Bereich. Auch hier bieten FPGAs wertvolle Vorteile. Aber große, teure und energiehungrige ICs eignen sich schlecht für batteriegespeiste Consumer-Geräte im stark umkämpften Markt für Produkte wie Tablets, Notebooks und AR/VR-Headsets.

Diese neue Nachfrage in der Consumer-Elektronik zwingt die FPGA-Hersteller, die Architektur ihrer Produkte zu überdenken, um SerDes-Funktionen mit hoher Geschwindigkeit auch zu niedrigeren Kosten und mit geringerem Energieverbrauch anbieten zu können.

Wie treiben Gamer die Evolution von FPGAs voran?

Dieser Wettbewerb hin zu niedrigeren Kosten im FPGA-Markt ist von Gamern angestoßen worden. Tablets und Notebooks sind die neuesten Geräte, auf denen die Anwender Spiele mit einer Auflösung von 4K und hohen Bildraten bis 160 Frames/Sekunde verlangen, um schnelle Bewegungen ruckfrei darzustellen.

Die Anforderung der schnellen Videosignalübertragung zur Unterstützung von 4K-Displays übersteigt die Fähigkeiten der Schnittstellen, die bisher in Consumer-Geräten eingesetzt wurden, um Daten vom zentralen System-on-Chip (SoC) zum Display zu senden. Die ältere MIPI-D-PHY-Schnittstellentechnologie wird durch den neueren MIPI-C-PHY-Standard für anspruchsvollste 4K-Displayanwendungen in Tablets und Notebooks verdrängt. Die Verdoppelung der Datenrate bei der Migration von D-PHY nach C-PHY ist für Low-End-FPGA eine große Herausforderung.

Nach dem Beispiel der neuesten Gaming-Tablets und -Rechner verlangen auch andere Anwendungsfälle nach höheren Bandbreiten zwischen einem SoC und einem oder mehreren Displays oder zwischen Bildsensoren und einem SoC. Beispiele hierfür sind:

  • Point-of-Sale-Systeme, die ein Ausgangssignal eines SoC (gewöhnlich im MIPI DSI Format) auf zwei Displays aufteilen, eins für den Kunden und eins für den Verkäufer. Das FPGA wandelt das eine DSI-Eingangssignal in ein DSI- und ein eDP-Ausgangssignal um. Hinzu kommt die Bildverarbeitung, um das Ausgangssignal zu skalieren und die Bildrate anzupassen (siehe Bild 1).
  • VR/AR-Headsets und -Brillen, die ein DisplayPort-over-USB Type-C-Eingangssignal von einem Host-Gerät, z. B. einem PC oder einem Smartphone, in getrennte MIPI-Ausgangssignale für das linke und rechte Display im Headset umwandeln
  • Systeme zum industriellen Maschinensehen, die das MIPI D-PHY- oder C-PHY-Signal des Bildsensors in ein Hochgeschwindigkeits-USB-3.0-Ausgangssignal zum Hostrechner wandeln.
Bild 1: Mit dem GW5AT-15 FPGA kann ein einzelnes MIPI DSI Videoeingangssignal eines externen SoC so gewandelt werden, dass es zwei Displays ansteuern kann, die ein MIPI-Signal und ein eDP-Signal verlangen.
Bild 1: Mit dem GW5AT-15 FPGA kann ein einzelnes MIPI DSI Videoeingangssignal eines externen SoC so gewandelt werden, dass es zwei Displays ansteuern kann, die ein MIPI-Signal und ein eDP-Signal verlangen. (Bild: Gowin)

Schnellere SerDes günstiger und mit geringerem Energieverbrauch

In allen diesen Anwendungsfällen verarbeitet ein FPGA den rohen SerDes-Durchsatz für ein oder mehrere Displays oder von Bildsensoren. Dabei können die Eingangs- und Ausgangsspezifikationen durch Anpassung der VHDL- oder Verilog-Programmierung des Bauteils verändert werden. Dabei stellt sich in den Märkten für Consumer und Industrie die Frage, wie weit der Energieverbrauch, die Größe und die Kosten reduziert werden können, ohne die für diese Anwendungen erforderlichen hohen SerDes-Bandbreiten zu beeinträchtigen.

Gowin liefert auf diese Frage eine neue Antwort. Hierzu kombiniert das Unternehmen anwendungsspezifische Optimierungen sowohl beim Wafer als auch beim Schaltungsdesign in einer Weise, die bei FPGA mit geringer Dichte noch nie versucht worden ist.

Beim Wafer bietet die Skalierung bei Low-End-FPGA die gleichen Vorteile bei Leistungsaufnahme, Leistung, Fläche und Kosten (PPAC) wie bei anderen Halbleitern. In der Vergangenheit ist bei FPGA mit geringer Dichte noch nicht versucht worden, fortschrittlichere Prozess-Nodes zu verwenden, denn die FPGA-Hersteller haben es vorgezogen, die für Legacy-Prozesse entwickelte IP möglichst lange zu nutzen.

Wie sorgt der 22-nm-Prozess für Energie- und Kosteneffizienz bei FPGAs?

Video-Bridging mit hoher Geschwindigkeit stellt jedoch extreme Anforderungen an das FPGA. Deshalb hat Gowin bei ihren Arora-V-Produkten vom in den Arora-II-Produkten genutzten 55-nm-Prozess auf den TSMC-22-nm-Prozess mit sehr niedriger Leistungsaufnahme umgestellt.

Dieser Prozess hat für Gowin Vorteile bei Leistung, Energieverbrauch und Kosten in Arora-V-Produkten mit niedriger Dichte eröffnet. Ein Beispiel hierfür ist das GW5AT-15, das im kompakten WLCSP-Gehäuse mit 4,9 × 5,3 mm² lieferbar ist. Trotz seiner geringen Größe enthält dieses FPGA verschiedene Hardware-SerDes-Transceiver mit einem maximalen SerDes-Durchsatz von 12,5 Gbps, sowie 15.120 Logikelemente und Hochgeschwindigkeitsspeicher mit:

  • 118 kb Shadow-SRAM
  • 630 kb Block-SRAM (BSRAM) in 35 Blöcken zu 18 kb
  • Optional 64 Mb (im MG132P-Gehäuse) oder 128 Mb (im CM90P-Gehäuse) Pseudo-SRAM (pSRAM)
  • Optional 8 Mb NOR-Flash

Durch die Begrenzung der programmierbaren Logik auf 15.120 Logikelemente kann Gowin ein kleineres Die zu geringeren Stückkosten produzieren und gleichzeitig ausreichend digitale Fähigkeiten bereitstellen, um wichtige Bildbearbeitungsfunktionen wie Skalierung und Anpassung der Bildrate auszuführen.

Die anwendungsspezifischen Optimierungen der Schaltung bei der Arora-V-Familie sorgen für den höheren SerDes-Durchsatz, wie er z. B. von Gamern gefordert wird, die 4K-Inhalte bei 160 Frames/s auf einem Tablet ansehen wollen. So bietet das GW5AT-15-Hardware-Implementierungen wichtiger SerDes-Schnittstellen:

  • Drei-Lane MIPI C-PHY (5,7 Gbps/Lane)
  • Vier-Lane MIPI D-PHY (2,5 Gbps/Lane)
  • 4 x PCIe 2.0

Neben diesen Schaltungsmerkmalen enthält das GW5AT-15 verschiedene eingebaute Software-Schnittstellen für Video-Bridging-Anwendungen: 1 x USB 2.0 PHY, USB 3.0 PHY, PCIe 3.0 und bis zu vier Lanes SerDes mit 12,5 Gbps/Lane, ausreichend für DisplayPort, eDP, SLVS-EC, LVDS und andere Arten von Videosignalen.

Diese Fähigkeiten sind für die Wiedergabe von 4K-Video mit hoher Bildrate auf einem Gaming-Tablet erforderlich, bei der das MIPI-Ausgangssignal eines typischen SoC in das eDP-Eingangssignal des Tablet-Displays umgewandelt wird (siehe Bild 2).

Bild 2: Die Umwandlung der Videodaten von MIPI nach eDP in einem Gaming-Tablet erfordert einen hohen SerDes-Durchsatz.
Bild 2: Die Umwandlung der Videodaten von MIPI nach eDP in einem Gaming-Tablet erfordert einen hohen SerDes-Durchsatz. (Bild: Gowin)

Die Implementierung von schnellem Video-Bridging und Bildverarbeitung ist bei einer Kameraschnittstelle ebenso wichtig wie bei der Videodarstellung im Display. Bei industriellen Systemen zum maschinellen Sehen kann z. B. ein Gowin-GW5AT-15 oder -60 mit der MIPI-D-PHY- oder C-PHY-Schnittstelle einer Kamera verbunden werden und das Videosignal für die Hochgeschwindigkeits-USB-C-Schnittstelle eines Host-PCs umwandeln (siehe Bild 3). Der Software-USB-3.0-PHY- und USB-3.0-Controller des FPGA erlaubt eine Single-Chip-Implementierung mit direkter Schnittstelle zum Host-Controller ohne externe USB 3.0 PHY.

Diese Lösung hat einen sehr kleinen Footprint und kann im Kameragehäuse untergebracht werden. Das GW5AT-60 bietet mit seinen 59.950 Logikelementen ausreichende Ressourcen für die Bildaufbereitung und Algorithmen zum maschinellen Sehen. Es enthält auch schnelle vierkanalige SerDes-Transceiver, Hardware-MIPI C-PHY und D-PHY-Schnittstellen sowie Software-LVDS-Schnittstellen zur Unterstützung einer großen Auswahl an Sensoren.

Bild 3: In einem industriellen System zum maschinellen Sehen kann mit dem Arora-V-FPGA die USB-3.0-Schnittstelle zum Host-PC im Kameragehäuse untergebracht werden.
Bild 3: In einem industriellen System zum maschinellen Sehen kann mit dem Arora-V-FPGA die USB-3.0-Schnittstelle zum Host-PC im Kameragehäuse untergebracht werden. (Bild: Gowin)

Eine neue Richtung für FPGAs mit niedriger Dichte

Die Optimierung eines FPGA-Produkts für Video-Bridging und Bildverarbeitung führt dieses Segment des Markts für FPGA mit niedriger Dichte in eine neue Richtung. Im Streben nach geringerer Größe, Leistungsaufnahme und Kosten entwickeln sich FPGA-Produkte dahin, dass sie mehr anwendungsspezifische SerDes-Funktionen enthalten, die hardwaremäßig in kleinen Bauteilen integriert sind.

Und während FPGAs bisher niedrige Kosten ermöglicht haben, indem ältere Legacy-Prozesse zur Wafer-Herstellung eingesetzt wurden, nutzt eine neue Generation von FPGAs mit niedriger Dichte fortschrittliche Prozesse, die wesentliche Vorteile bei Leistungsaufnahme und Footprint bieten und gleichzeitig mit einer Beschränkung der Logikelemente, die in den Zielanwendungen nicht benötigt werden, zu geringeren Kosten verfügbar sind.

So positioniert sich das FPGA im Zentrum des Markts für Consumergeräte mit einer neuer Generation von Geräten, die höhere Display- und Kameraleistung bieten, ohne Kompromisse bei Batterielebensdauer oder den Kosten eingehen zu müssen. (na)

Danny Fisher

Director of International Marketing bei Gowin Semiconductor

Sie möchten gerne weiterlesen?