CFP2-HP (SOD323-HP) 2.2 mm x 1.3 mm x 0.68 mm

CFP2-HP (SOD323-HP) mit den Abmessungen 2.2 mm x 1.3 mm x 0.68 mm: Erstaunliche Ergebnisse bei angepasstem Layout. (Bild: Fraunhofer ISIT)

Im Rahmen einer Fertigungsstudie wurde die Wellenlöttauglichkeit von Clip-Bonded Flat Power Komponenten (CFP2-HP) untersucht, die normalerweise im Reflow-Lötprozess verwendet werden. Zunächst prüfte man, wie sich kleine Klebepunkte prozesssicher im Schablonendruck applizieren lassen. Für die Versuche wurde ein spezielles Leiterplattenlayout mit unterschiedlichen Footprints erstellt, und Testboards wurden entsprechend gefertigt. Etwa 3000 SMD-Komponenten wurden bestückt, ausgehärtet und auf einer Wellenlötanlage unter Stickstoffatmosphäre gelötet. Die Lötqualität wurde durch optische Inspektion, Röntgenprüfung, Scherfestigkeitstests und metallographische Querschliffe analysiert. Basierend auf den Ergebnissen entstand eine Layout-Empfehlung, die in das Bauteildatenblatt aufgenommen werden soll.

Was macht die Verarbeitung so anspruchsvoll?

Es ist durchaus üblich, dass SMD-Komponenten auch im Wellenlötverfahren verarbeitet werden, obwohl dieser Prozess oft eine Herausforderung darstellt und dem Ziel der Miniaturisierung entgegensteht. Die Verarbeitung von CFP2-HP-Komponenten erweist sich dabei als besonders anspruchsvoll. Grund sind die äußerst kleinen Komponentendimensionen und die auf der Unterseite befindlichen Lötflächen mit einem nominalen Padabstand von 0,55 mm (Bild 1).

Die SMD-Klebepunkte dürfen die Padflächen nicht überdecken, müssen jedoch eine stabile Verbindung zwischen Bauteil und Substrat sicherstellen und den Wellenlötprozess zuverlässig überstehen. Gleichzeitig muss der Spalt zwischen der Bauteilunterseite und den Padflächen so gestaltet sein, dass das Lot in den Kapillarspalt fließen und die Fügepartner benetzen kann. Dieser Prozess soll nicht nur unter optimalen Laborbedingungen und mit spezialisierten Fachkräften funktionieren, sondern auch für die Serienproduktion geeignet sein.

Kleberdruckvariation
Bilder 2 bis 4, (v.l.n.r.): Kleberdruckvariation, Quadrat 200µm, Schablonendicke 50µm; Kleberdruckvariation, Quadrat 200µm, 45°, Schablonendicke 50µm; Kleberdruckvariation, Kreis 500µm, Schablonendicke 50µm (Bild: Fraunhofer Isit)

Qualifizierung des SMD-Kleber-Druckprozesses

Da bisher keine Erfahrungen mit der Verarbeitung von SMD-Kleber in den angestrebten miniaturisierten Dimensionen vorlagen, wurde zunächst eine Versuchsreihe gestartet. Diese umfasste Kleberpunkte in unterschiedlichen Formen – rund sowie eckig mit verschiedenen Winkelanordnungen – und Größen von 125 µm bis 1000 µm Kantenlänge. Zudem wurde die Schablonendicke variiert (100 µm, 75 µm, 50 µm). Für die Tests kam handelsüblicher SMD-Kleber zum Einsatz. Beispiele für die aufgebrachten Klebepunkte sind in den Bildern 2 bis 4 zu sehen.

Die Ergebnisse dieser Voruntersuchungen führten zu den folgenden Parametervorgaben:

  • Eine Schablonendicke von mindestens 100 µm ist erforderlich, um sicherzustellen, dass die Bauteile beim Bestückprozess Kontakt zum Kleber haben.
  • Die Schablonenöffnungsgröße sollte mindestens 300 µm, vorzugsweise 500 µm, betragen, um einen stabilen Prozess in der Großserienproduktion zu gewährleisten.
  • Eine rechteckige (quadratische) Kleberform wird bevorzugt, da bei runden Punkten die Gefahr besteht, dass Bauteile bei Druck- oder Positionsversatz keinen Kontakt zum Kleber erhalten und beim Wellenlöten abfallen könnten.
Bild 5: Bevorzugtes Layout, lila = SMD-Kleber, pink = Bauteilanschlussflächen, grün = PCB-Padflächen
Bild 5: Bevorzugtes Layout, lila = SMD-Kleber, pink = Bauteilanschlussflächen, grün = PCB-Padflächen (Bild: Fraunhofer Isit)

Layouterstellung

Auf Grundlage der Voruntersuchungsergebnisse wurden die Testboards entwickelt. Für die Versuche wurden Kleberpunktgrößen von 500 µm x 500 µm und 500 µm x 1000 µm ausgewählt. Diese Punkte wurden paarweise in verschiedenen Abständen und Positionen oberhalb bzw. unterhalb der CFP2-HP-Bestückposition platziert. Dabei wurde sichergestellt, dass sie keinen Kontakt zu den Padflächen der Leiterplatte haben, sich jedoch teilweise unter dem Komponentenkörper befinden. Zusätzlich wurden die Breite der Leiterplattenpads sowie die Form der Padflächen (rechteckig oder trapezförmig) variiert, um die optimale Anordnung zu ermitteln. Abgeschrägte Zuführungen der Leiterbahnen sollen dabei die Benetzung mit dem flüssigen Lot erleichtern. Das bevorzugte Layout ist in Bild 5 dargestellt.

Bild 6 wellengelötete Gleichrichterdiode CFP2-HP
Bild 6 wellengelötete Gleichrichterdiode CFP2-HP (Bild: Fraunhofer Isit)

Aufbau der Untersuchungsmuster

Um sicherzustellen, dass die Testmuster unter reproduzierbaren Bedingungen in einer seriengerechten Fertigungsumgebung erstellt wurden, erfolgte die Fertigung bei einem Baugruppenfertigungsdienstleister auf einer hochmodernen, automatisierten Produktionslinie in einer klimatisierten Umgebung. Der SMD-Kleber wurde mittels Schablonendruckverfahren aufgetragen. Anschließend wurden die SMD-Gleichrichterdioden auf einer hochmodernen Bestückungsplattform montiert, wobei die Bestückkraft im Bereich von 0,5 bis 1,3 N variiert wurde, um zu prüfen, ob eine höhere Bestückkraft ein Verlaufen des Klebers von der ursprünglichen Position auf die Padflächen verursacht.

Bild 7  Kleberrückstände auf dem Leiterplattenpad wahrscheinlich
Bild 7 Kleberrückstände auf dem Leiterplattenpad wahrscheinlich (Bild: Fraunhofer Isit)

Der Kleber wurde danach in einem Konvektions-Reflowofen ausgehärtet. Die anschließende Lötung erfolgte in einer Inline-Wellenlötanlage unter Stickstoffatmosphäre mit einer Laminarwelle bei einer Lotbadtemperatur von 280 °C. Die Bestückposition sowie die Aushärte- und Lötwellenparameter wurden dabei konstant gehalten. Die Leiterplatte war mit einer NiAu-Metallisierung versehen, um die Benetzung besser beurteilen und eine mögliche Entnetzung leichter erkennen zu können.

Bild 8  CT-Inspektion: fehlerhafte Benetzung durch SMD-Kleber auf der Leiterplatten-Padfläche
Bild 8 CT-Inspektion: fehlerhafte Benetzung durch SMD-Kleber auf der Leiterplatten-Padfläche (Bild: Fraunhofer Isit)

Qualitätsprüfung

Die optische Inspektion zeigte gut gelötete Komponenten. Besonders die trapezförmigen Pads scheinen das Benetzungsverhalten positiv zu beeinflussen, da alle gelöteten Bauteile eine ordnungsgemäße Benetzung aufwiesen (Bild 6).

Bei bestimmten Layoutvarianten ließ sich aufgrund des Erscheinungsbildes der Klebepunkte (Position und sichtbare Klebepunktfläche) vermuten, dass der Kleber auf die Pads gelaufen war (Bild 7). Eine eindeutige Bestätigung konnte die 2D-Röntgeninspektion jedoch nicht liefern. Erst die CT-Inspektion bestätigte die Vermutung: Der Kleber befand sich auf den Padflächen, was zu unvollständiger Benetzung führte (im Bild links durch einen roten Kreis markiert, Bild 8). Quer- und Flächenschliffe bestätigten dieses Fehlerbild. Die visuelle Inspektion der abgescherten Komponenten zeigte ebenfalls SMD-Kleber auf den Anschlussflächen der Bauteile (Bild 9).

Bild 9  SMD-Kleber auf einer Bauteil-Padfläche
Bild 9 SMD-Kleber auf einer Bauteil-Padfläche (Bild: Fraunhofer Isit)

Da die Padflächen bei der visuellen Inspektion nach dem Kleberdruckprozess kleberfrei waren, obwohl leichter Druckversatz vorlag, muss der Kleber im Bestückprozess auf die Pads gelaufen sein. Das bevorzugte Layout zeigte keine Kleberückstände auf den Padflächen und eine vollständige Benetzung, die den Abnahmekriterien nach [2] entspricht (Bild 10). Es ist jedoch zu beachten, dass laut [2] die Röntgeninspektion zur Beurteilung der Kleberbenetzung standardmäßig nicht vorgesehen ist.

Bild 10  CT-Inspektion: vollständige Benetzung der Padflächen
Bild 10 CT-Inspektion: vollständige Benetzung der Padflächen (Bild: Fraunhofer Isit)

Die Untersuchungsergebnisse zum Klebe- und Bestückprozess ergaben:

  • Die Klebkraft aller Klebepunktvariationen war ausreichend für den Wellenlötprozess, kein Bauteil wurde durch die Lötwelle abgespült.
  • Bei den untersuchten Layoutvarianten wurde kein signifikanter Unterschied in der Haltekraft festgestellt.
  • Der SMD-Kleber sollte zentrisch zum Leiterplatten-Padlayout und auf den Lötstopplack gedruckt werden, insbesondere bei asymmetrischem Bauteil-Padlayout.
  • Eine geringere Bestückkraft führte zu einem größeren Lotspalt, wodurch eine größere Padfläche benetzt wurde.
  • Es wurde eine Bauteilverkippung im unkritischen Bereich von <10 µm beobachtet.
  • Die Scherfestigkeit der Lötstellen der bevorzugten Variante lag mit 45-53 N/mm² deutlich über dem unteren Grenzwert von 20 N/mm², wobei ein größerer Lotspalt die Scherfestigkeit leicht erhöhte.
  • Vereinzelte Lotkugeln, die für den Wellenlötprozess typisch sind, traten auf.
  • Einige unkritische, nicht benetzte Bereiche der Leiterplattenpads wurden festgestellt, die nach [2] für alle drei Prüfklassen als zulässig gelten.
  • Gelegentlich kam es zu einer zulässigen Lotberührung des Bauteilkörpers bei dieser Packageform [2].
Bild 11  gute Benetzung im Querschliff sichtbar
Bild 11 gute Benetzung im Querschliff sichtbar (Bild: Fraunhofer Isit)

Ergebnis / Layoutempfehlung

Die Fertigungsstudie belegt, dass die untersuchten Gleichrichterdioden CFP2-HP mit den gewählten Materialien und Prozessparametern für die Wellenlötung geeignet sind. Unter Einhaltung der empfohlenen Parameter lassen sich zulässige und, basierend auf den Qualitätsbewertungsergebnissen, mit hoher Wahrscheinlichkeit auch zuverlässige Lötstellen realisieren.

Bild 12  sehr gute Ausbildung intermetallischer Phasen
Bild 12 sehr gute Ausbildung intermetallischer Phasen (Bild: Fraunhofer Isit)

In Zusammenarbeit mit Nexperia wurde eine Layoutempfehlung erarbeitet, die in die entsprechende Applikationsnote des Unternehmens eingeflossen ist.

Tabelle 1: Lotspalt in Abhängigkeit der Bestückkraft

Tabelle 1  Lotspalt in Abhängigkeit der Bestückkraft
(Bild: Fraunhofer Isit)

Literatur

[1]    Datenblatt CFP2-HP / SOD323HP: https://www.nexperia.com/packages/SOD323HP.html

[2]    IPC A610 Ausgabe H

Helge Schimanski
(Bild: Fraunhofer ISIT)

Helge Schimanski

Fraunhofer ISIT, Itzehoe

Hans-Juergen Funke

Nexperia Germany, Hamburg

Sie möchten gerne weiterlesen?