FI-Katja Reiter_DSC_0038

(Bild: Marisa Robles)

 

Forschen und Produzieren für die Technik von Morgen – dieser Leitgedanke zog sich wie ein roter Faden durch die zweitätige Veranstaltung „Lotpastentage 2018“, die am Standort des Fraunhofer ISIT stattfand.

FI-Referenten_DSC_0012

Die Referenten der Lotpastentage 2018 am Fraunhofer ISIT (v.l.n.r.): Helge Schimanski (Fraunhofer ISIT), Michael Kasper (Vliesstoff Kasper), Jörg Trodler (Heraeus), Christoph Hippin (Endress+Hauser) und Gerhard Fritsch (Zollner Elektronik) Marisa Robles

Fraunhofer ISIT: Löttage 2018Zuhörer

110 Teilnehmer von 72 Firmen folgten der Einladung vom Fraunhofer ISIT zu den Lotpastentagen 2018 nach Itzehoe. Marisa Robles

Fraunhofer ISIT: Löttage 2018Veranstaltungsort

Die Lotpastentage 2018 fanden am Fraunhofer ISIT statt. Marisa Robles

Fraunhofer ISIT: Löttage 2018Helge Schimanski vom Fraunhofer ISIT

Helge Schimanski vom Fraunhofer ISIT moderierte die Veranstaltung und hielt den ersten Vortrag. Marisa Robles

Fraunhofer ISIT: Löttage 2018Jörg Trodler von Heraeus

Jörg Trodler von Heraeus referierte über die Anforderungen an moderne Lotpasten. Marisa Robles

Fraunhofer ISIT: Löttage 2018Christoph Hippin, Endress   Hauser

Christoph Hippin von Endress + Hauser gab Einblick zur Schablonendruckoptimierung in der Praxis. Marisa Robles

Fraunhofer ISIT: Löttage 2018Gerhard Frisch von Zollner Elektronik

Gerhard Frisch von Zollner Elektronik referierte über Closed-Loop beim Lotapstendruck aus Sicht eines EMS. Marisa Robles

Fraunhofer ISIT: Löttage 2018Michael Kasper, Kasper Vliesstoff

Michael Kasper von Kasper Vliesstoff erläuterte, worauf es bei der Schablonenreinigung im Druckprozess ankommt. Marisa Robles

Fraunhofer ISIT: Löttage 2018Diskussion mit Teilnehmern und Referenten.

Die Lotpastentage 2018 endeten mit einer als Diskussion zwischen Teilnehmern und Referenten geführten Technologiesprechstunde. Marisa Robles

FI-Diskussion-Zuhörer_DSC_0130

Lotpastentage 2018: Diskussion zur Technologiesprechstunde mit den Teilnehmern. Marisa Robles

Fraunhofer ISIT: Löttage 2018Auswahl der Arbeiten am Fraunhofer ISIT

Auswahl der Arbeiten am Fraunhofer ISIT. Marisa Robles

FI-Katja Reiter_DSC_0040

Katja Reiter, Expertin für Schadensanalyse schöpfte aus ihrer jahrenlangen Erfahrungen. Marisa Robles

FI-Jürgen Hagge_DSC_0018

Jürgen Hagge ist für Prozessintegration und Pilotfertigung am Fraunhofer ISIT zuständig erörterte anhand des Testboards, was bei der Röntgeninspektion zu beachten ist. Marisa Robles

FI-Jan Lähn_DSC_0035

Jan Lähn ist Mikrotechnologe und technische Betreuung der ISIT-Linie bestritt einen Teil des Rundgangs. Marisa Robles

Fraunhofer ISIT: Löttage 2018Standort des Fraunhofer ISIT

Das Fraunhofer ISIT konzentriert sich als Forschungsinstitut auf die Leistungselektronik, auf MEMS-Anwendungen und auf Mikro-Fertigungsverfahren. Marisa Robles

Analysiert wurden die Treiber für die vielfältigen Herausforderungen an den Lotpastenauftrag genauso wie die Anforderungen an die Leiterplatte, Druckschablonen und Sonderanwendungen wie Rework, Waferballing, großflächige Pastendepots. Die Themenschwerpunkte kommen nicht von ungefähr. Das Fraunhofer ISIT konzentriert sich als Forschungsinstitut auf die Leistungselektronik, auf MEMS-Anwendungen und auf Mikro-Fertigungsverfahren. Auf dem Areal in Itzehoe sind überdies die Forschungspartner Vishay (Leistungselektronik) und X-Fab (MEMS-Anwendungen) angesiedelt.

Gastgeber und Moderator Helge Schimanski ist im dritten Geschäftsbereich „Mikro-Fertigungsverfahren“ zuhause. Der Leiter des Applikationszentrums für innovative Baugruppenfertigung am Fraunhofer ISIT kennt sich mit Wafer-Level-Packaging und deren Prozesse aus, die insbesondere auch auf bereits vorprozessierten (CMOS-)Wafern realisiert werden. Eine wesentliche Rolle spielt dabei die Erarbeitung von problemadäquaten Technologie-Lösungen auf Einzelprozessebene. Ergänzend zu den Wafertechnologien bietet das ISIT eine ganze Reihe von Leistungen auf Modulebene an. Angefangen von Spezialprozessen auf Chipebene, über die Fertigung von Baugruppen in einer industriellen Fertigungsumgebung bis hin zur Untersuchung von deren Zuverlässigkeit unter beschleunigter Alterung. Bei all diesen Prozessen kann das ISIT auf eine mehr als 20-jährige Erfahrung zurückgreifen. Im Bereich Prozessintegration und Pilotfertigung bietet das Forschungsinstitut die Überführung etablierter Prozesse und Technologieplattformen in eine Pilot- oder Kleinserienfertigung an mit der Möglichkeit diese später zu industrialisieren und in eine Volumenfertigung zu überführen. Im Bereich der Arbeitsgruppe Modul-Services, befasst sich das Institut mit der Qualität und Zuverlässigkeit, sowie der Aufbau- und Verbindungstechnologie produktionsrelevanter Schlüsseltechnologien für elektronische Systeme in direkter Zusammenarbeit mit Herstellern von Material, Bauelementen, elektronischen Baugruppen und Systemen.

Dank modernster Analyseverfahren wie einer hochauflösenden Computertomographie ist das ISIT bekannt für seine schnellen und zuverlässigen Fehleranalysen bei industriellen Produktionsproblemen und Feldrückläufern. Die ISIT-Experten auf diesem Gebiet sehen sich in der Lage, schnell Material- und Schadensanalysen, Kontaminations-, Korrosions- und Rückstandsuntersuchungen genauso durchzuführen wie Bewertung der Herstellungsqualität gemäß Industriestandards sowie Zuverlässigkeits- und materialkundliche Bewertungen. Auch verfügt das Institut über Anlagen und Systeme für die elektronische Baugruppenfertigung, wodurch sich Prozesse nachbilden lassen und Prototypen und Vorserien erstellen. Vor allem im Hinblick sowohl auf Qualitäts- und Zuverlässigkeitsbewertungen als auch Prozessentwicklung und Prozessoptimierung, Material- und Schadensanalysen kommen diese Anlagen zum Einsatz. Überdies bietet das Team um Helge Schimanski auch Unterstützung im Bereich von Rework & Repair an und offeriert auch Schulungen und Seminare rund um die AVT.

Treiber für Anforderungen an den Lotpastenauftrag

Elektronikfertiger haben es nicht leicht. Unaufhaltsam schreitet die Miniaturisierung voran: Zunehmend mehr Funktionen in mobilen Anwendungen erfordern mehr Bauelemente bei limitiertem Platz. Die stetig steigende Packungsdichte stellt die Hersteller elektronischer Baugruppen vor einer immer höheren Herausforderung. Helge Schimanski bezeichnet dieses Phänomen als Hochintegration und meint damit Komponenten oder auch „stacked“ Bauelemente mit mehreren Ebenen, dessen Ebenen mit Drahtbonds zueinander verbunden sind. Doch Hochintegration bedeutet noch mehr: Auf der Leiterplatte befindet sich zwischenzeitlich ein hoher Komponentenmix.

Elektronische Baugruppen für Mobiltelefone zeigen deutlich, was Hochintegration bedeuten kann: Auf 600 µm Leiterplattenstärke sind 10 Lagen untergebracht, die stacked-Via-Verbidungen über mehrere Lagen oder sogar über die gesamte Leiterplatte hindurch aufweisen. „Das ist eine große Anforderung an die Elektronikfertiger und damit auch an die Applikation der Lotpaste, die Komponenten positionsgenau anzubringen“, betont Helge Schimanski, und merkt weiter an: „Miniaturisierte Bauteilgeometrien, erhöhte Packungsdichte und Arbeiten auf mehreren Ebenen stellen den Lotpastenauftrag vor neue Aufgaben. Zudem ist die aufeinander abgestimmte Kombination aus Auftragsverfahren, Werkzeugen und Lotpaste ist Voraussetzung für ein gutes Druckergebnis.“

Wie straff die Miniaturisierung vorangeschritten ist, illustriert Schimanski anhand einer Roadmap der gängigen weltweit verarbeiteten Baugrößen, die auf der APEX 2018 von Henkel vorgestellt wurde. Während um die Jahrtausendwende die Baugröße 0603 noch einen Anteil von 50 Prozent haben, so beträgt dieser Anteil an passiven Komponenten zur Zeit unter 20 Prozent und ist weiter am Fallen. Selbst die Baugröße 0204 hat ihren Zenit schon überschritten und wird immer weniger eingesetzt. Im Gegenzug dazu ist die Baugröße 0102 mit derzeitigen 25 Prozent stark am Steigen, genauso wie die Baugröße 01005. Diese nehmen zwar momentan am weltweiten Markt einen Anteil von knapp 10 Prozent ein, werden aber im Zuge der steigenden Komplexität in den Bereichen Industrie- und Automobilelektronik immer attraktiver.

Herausforderungen meistern

„Es ist aber nicht nur die Miniaturisierung, die die Herausforderung darstellt. Vielmehr stellt sich die Frage, welche Aufgaben eine Baugruppe erfüllen muss, denn daraus leiten sich die Anforderungen für die Lotpastenapplikation ab“, erläutert er. Als Beispiel nennt er den Verlängerungsmarknagel Fitbone von Wittenstein. Dabei handelt es sich um ein intramedulläres Verlängerungssystem zur Extremitätenverlängerung in Femur und Tibia. Er enthält eine Empfängerspule und wird minimalinvasiv im Knochen implantiert. Basis hierfür war eine Embedded-Component-Technologie, die mit einer 24-lagigen Spule mit etwa 170 Windungen als Leiterplatte mit 15 mm Durchmesser realisiert wurde. Die Kavitäten stellten beim Bestücken zwar keine sehr große Herausforderung dar, umso mehr aber das Auftragen der Lotpaste. Letztendlich lieferte das Jetprinten das reproduzierbarste und schnellste Ergebnis.

Ein weiteres Beispiel für den derzeitigen Stand der Miniaturisierung nennt er die Verarbeitung von DSN-Bauteilen, der Diode DSN0402-2 (SOD992). Mit mit Baugröße 0,4 x 0,2 mm mit 0,1 mm Höhe ist die Diode recht kompakt. Die Bauteilanschlüsse unter dem Bauteil haben eine Fläche von lediglich 160 µm x 110 µm. Worauf es ankommt im Leiterplattenlayout, bei der Druckschablone und der weiteren Verarbeitung dieser Komponenten, hat das Fraunhofer ISIT gemeinsam mit Hersteller Nexperia im Rahmen einer Arbeitsempfehlung respektive Application Note erarbeitet. Dabei wurde eine Testleiterplatte mit unterschiedlichen Padgeometrien entworfen. Festgestellt wurde, dass der zulässige Lötstopplackversatz, in der gemäß IPC-A-610 Toleranz befindlichen reduzierten Leiterbahnen/Anschlussflächen aber auch, dass die abweichende Breite einer Leiterbahn von der Nominalbreite aufgrund der Ätzflanken und der Resisttechnologie enorm große Einfussfaktoren darstellten. Auch die Druckschablone muss den Anforderungen genügen: „Ausschlaggebend für ein Reproduzierbares Erzeugen kleinster Lotpastendepots sind nur mit hochwertigen Schablonen und optimierten Area Ratio möglich“, betont Schimanski, der auch auf einen weiteren Aspekt aufmerksam macht: „Voraussetzung für die Herstellung zuverlässiger Baugruppen ist eine qualifizierte Prozessoptimierung.“

Jörg Trodler von Heraeus setzte mit seinen Vortrag über die „Anforderungen an die modernen Lotpasten“ den Leitgedanken fort. Rekordverdächtig rasant führte er die Zuhörer durch seine 104 Seiten umfassende Präsentation, die den Bogen spannte von der Zusammensetzung der Lotpaste, deren Benetzungsverhalten und deren Problematiken über die Qualifikationen bis hin zu Trends. Zuverlässigkeitssteigernde Maßnahmen rücken immer ins Visier, vor allem in Anbetracht dessen, dass eine Null-Fehler-Strategie eine ganzheitliche Betrachtung und eine Erweiterung der Qualifikation benötigt.

Beispiele aus der Praxis

Wie setzt ein Elektronikfertiger die Schablonendruckoptimierung in die Praxis um? Darüber berichtete Christoph Hippin von Endress + Hauser. Jährlich verarbeitet der Messtechnik-Hersteller über 3 Mio. bestückte und geprüfte Leiterplatten und 260 Mio. elektronische Bauteile. Überdies werden im Reinraum täglich über 2500 Keramik- und Siliziumsensoren hergestellt. Die Erfahrung zeigt, dass nach wie vor rund 70 Prozent der Linienfehler beim Schablonendruckprozess entstehen. Christoph Hippin zeigte anschaulich, worauf es bei der Druckschablone ankommt. „Im Prinzip badet die Fertigung die Fehler aus, die im Layout gemacht werden“, erläutert er. Bei der hohen Komplexität der Baugruppe, ist eine Stufenschablone, wie sie etwa Christian Koenen anbietet, unabdingbar. Doch bei der Nutzengestaltung für Stufenschablonen sollte die Rakelrichtung stets Berücksichtigung finden. Auch die Güte der Oberflächen auf der Schablonen und bei den Aperturen haben genauso einen Einfluss auf das Lotpastendepot wie der Spannzug der Druckschablone, weshalb Hippin berichtet: „Mit dem High-Tension-System werden aufgrund des hohen Spannzuges höhere Volumen und eine verbesserte Wiederholgenauigkeit erreicht.“ Wie der Lösungsansatz zur Verbesserung der Prozesssicherheit bei SOD- und SOT-Bauteilen aussehen kann, stellte er ebenfalls vor.

Gerhard Frisch von Zollner Elektronik widmete sich dem Thema „Closed-Loop beim Lotpastenaufdruck aus Sicht eines EMS“. Zollner gehört zu den Top-15 der Elektronikfertigungs-Dienstleister weltweit. Mit 18 Fertigungsstandorten in Deutschland, Schweiz, Ungarn, Rumänien, China, Tunesien, USA, Costa Rica und Hongkong verfügt das Unternehmen über einen weitgehend homogenen Maschinenpark in allen Werken mit 66 produktive SMT-Linien, davon 51 mit SPI. Als Schablonendrucker kommen Systeme von Ekra auf 61 SMT-Linien und ASM/DEK auf 5 SMT-Linien zum Einsatz. Mit Bestückplattformen von ASM Assembly Systems und den SPIs von Parmi sowie AOIs und AXIs von Viscom, sieht sich der EMS gut aufgestellt, zumal Closed-Loop mit der Einführung der SPI-Systeme im Jahr 2010 erfolgte. Der Datenaustausch zwischen Schablonendrucker und SPI erfolgt mittels eines XML-Telegramms. „Closed-Loop ist eine nützliche Methode um den Druckprozess stabil zu halten. Allerdings unterliegt es auch Grenzen oder Restriktionen“, räumt Gerhard Frisch ein. Diese sind etwa im Leiterplattenlayout (Soldermaskversatz) genauso zu finden wie im Leiterplattenstretching. Auch überlange Leiterplatten stellen eine Herausforderung für Closed-Loop dar. Die Frage, wie oft eine Schablonenunterseitenreinigung erfolgen sollte, widmete er sich ebenfalls. Sein Fazit: „Reinigen nur wenn nötig!“

Worauf es bei der Schablonenreinigung im Druckprozess ankommt, erläuterte Michael Kasper von Vliesstoff Kasper. Zweifelsohne stellt die automatische Schablonenunterseitenreinigung hohe Anforderungen an das Reinigungsvlies und mit der zunehmenden Miniaturisierung muss das Vlies ebenfalls Schritt halten – und nicht nur bei der Miniaturisierung: Kasper Vliesstoff ist es gelungen, in seine Sontara-Reinigungsrollen einen RFID-Chip unterzubringen. Der RFID-Chip soll für „stabile Qualität für einen Schablonendrucker und konstante Lieferfähigkeit“ sorgen, erläutert er. Um dies zu realisieren, wird auf der Innenseite der Rolle ein RFID-Chip sicher angebracht. Im Chip sind sämtliche druckspezifische Informationen hinterlegt – also ob die Reinigungsrolle die richtige Qualität und auch Breite für den entsprechenden Prozess im Schablonendrucker aufweist. Für ihn stellt der in der Innenseite implementierte RFID-Tag ein Alleinstellungsmerkmal dar: „Wir sind derzeit die einzigsten, denen es gelungen ist, einen RFID-Chip in die Reinigungsrolle zu integrieren. Dadurch hat es Vliesstoff Kasper erstmals geschafft, auch Verbrauchsmaterialien Industrie-4.0-konform zu gestalten. Das hat zudem den Nebeneffekt, dass die getagten Rollen zuverlässig auch vor Plagiaten geschützt sind.

Gerätedemos und Laborrundgänge

Das Who-is-Who der Lotpasten-, Schablonen- und Werkzeugtechnologie flankierte die Vortragsreihe mit Table-Top-Ausstellung. 20 Hersteller und Vertriebspartner stellten ihre jüngsten Produkte vor und beantworteten in angeregter Unterhaltung die Fragen der Teilnehmern. Während die Table-Top-Aussteller im Konferenzraum untergebracht waren, gab es im Nebenraum eine weitere Ausstellung mit Großgeräten von Ekra, MPM, SJ Inno Tech, Mycronic, Koh Young, Parmi und Vi Technology. Damit wurde sowohl der Lotpastenapplikationsbereich als auch die 3D-Inspektion abgedeckt.

Die Teilnehmer wurden in Gruppen durch die Labore geführt. Im Lotpastenapplikationslabor, in der Metallurgraphie und im Röntgenlabor konnten sie sich ein Bild vom Leistungsspektrum des Fraunhofer ISIT machen. Jürgen Hagge (Prozessintegration und Pilotfertigung) stellte sich den Fragen hinsichtlich der Inspektionslösungen und Röntgenanalysen. Katja Reiter (Modul-Services Metallographie und Werkzeugprüfung) schöpfte aus ihrem über 20-jährigen Erfahrungsschatz bei der Fehlerdetektion an elektronischen Baugruppen sowie Bauelementen und Komponenten. Mikrotechnologe und technische Betreuung der ISIT-Linie Jan Lähn erläuterte eloquent die Prozesstechniken und Analytik, die am Fraunhofer ISIT im Geschäftsbereich „Mikro-Fertigungsverfahren“ zum Einsatz kommen. Den Abschluss der zweitägigen Konferenz bildete die mit dem Plenum als offene Diskussionsrunde durchgeführte Technologiesprechstunde. Dabei kristallisierte sich ein hoher Informationsbedarf rund um die Lotpasteninspektion heraus.

Lotpastentage 2018

110 Teilnehmer von 72 Firmen und aus den drei Nachbarländern Schweiz, Österreich und den Niederladen kommend, folgten der Einladung des Fraunhofer ISIT nach Itzehoe. Ziel des Veranstalters war, den Teilnehmern vor allem Raum für Wissenstransfer zu geben: Lange Pausen ermöglichten es, sich mit den 20 Table-Top-Ausstellern angeregt auseinanderzusetzen und über sich die Anforderungen des Lotpastenauftrags auszutauschen.

Marisa Robles

Chefredakteurin Productronic

Kostenlose Registrierung

Bleiben Sie stets zu allen wichtigen Themen und Trends informiert.
Das Passwort muss mindestens acht Zeichen lang sein.
*

Ich habe die AGB, die Hinweise zum Widerrufsrecht und zum Datenschutz gelesen und akzeptiere diese.

*) Pflichtfeld

Sie sind bereits registriert?