52535.jpg

Altera® hat vor kurzem seine Generation 10 Familie von FPGA-Bausteinen angekündigt. Die neuen FPGAs basieren auf der 3D-Geometrie und Struktur des Intel Tri-Gate-Transistors. Die Tri-Gate-Technologie, auch FinFET genannt, bietet zahlreiche Verbesserungen gegenüber der gängigen Planar-Transistorstruktur. Dafür sorgt der dreiseitige „Wrap-Around“-Effekt des MOSFET-Gates, der um den Source-zu-Drain-Kanal auftritt, daher Tri-Gate. Diese Vorteile bringen eine bessere Performance, niedrigere Aktiv- und Leckströme, eine höhere Transistordesign-Dichte und eine geringere Anfälligkeit gegen SEUs (Single Event Upsets) durch geladene Teilchen mit sich (Bild 1).

Bild 1: Effektive Kanalbreite bei Planar- und Tri-Gate-Transistoren

Bild 1: Effektive Kanalbreite bei Planar- und Tri-Gate-Transistoren

Der wesentliche Performance-Vorteil des Tri-Gate-Transistors gegenüber dem herkömmlichen Planar-Transistor findet sich in der effektiven Breite des leitenden Kanals. Die Stromtreiberfähigkeit und Performance eines Transistors ist direkt proportional zu seiner effektiven Kanalbreite. Diese lässt sich im Vergleich zu einem Planar-Transistor mit einer 3D-Struktur deutlich erweitern, da die Breite in die dritte Dimension erweitert werden kann, ohne die Layout-Fläche zu beeinträchtigen (Bild 1). Damit ergeben sich eine höhere Designflexibilität für den Entwickler und mehr Performance, ohne die Nachteile, die im zweidimensionalen Bereich auftreten, wenn die Kanalbreite bei Planar-Transistoren erweitert werden soll.

Der Leistungsvorteil ergibt sich durch die bessere Kanalsteuerung, die über das elektrische Feld des Gates an den drei Seiten des Grats (Fin) möglich wird. Im Vergleich zu Planar-Transistoren verringert sich damit im „Aus“-Zustand der Sub-Threshold-Leckstrom von Source zu Drain. Außerdem kann bei Tri-Gate-Transistoren die Versorgungsspannung erheblich verringert werden. Durch die höhere effektive Breite bleibt die hohe Geschwindigkeit erhalten. Die Kombination aus niedriger Versorgungsspannung und geringeren Leckströmen sorgt für eine erhebliche Stromeinsparung (Bild 2).

Bild 2: Tri-Gate-Transistoren bieten steilere Spannungskurven

Bild 2: Tri-Gate-Transistoren bieten steilere Spannungskurven

In der Halbleiterfertigung führt jede neue Generation zu einer Verkleinerung der Geometrien bzw. der Gate- und Transistorstrukturen. Dies führt zu einer höheren Dichte und mehr Funktionen auf dem Chip. Auch die 3D Tri-Gate-Struktur ermöglicht Designs mit mehr Transistoren, da die Transistorbreite in die dritte Dimension erweitert wird. Entwickler können somit die Größe und Breite des Transistor-Grats (Fin) hinsichtlich der Performance, Stromaufnahme und Transistordichte abwägen. Bei Alteras Übergang auf das 14-nm Tri-Gate-Design profitiert das Unternehmen durch die Geometrie-Verkleinerung auf 14 nm und die höhere Dichte durch das Tri-Gate-Transistordesign.

Der SEU-Vorteil ergibt sich durch die kleine Querschnittsfläche, die den Grat (Fin) mit dem Substrat der Tri-Gate-Struktur verbindet. Über diese Fläche kann Ladung, die durch ionisierende Teilchen erzeugt wurde, gesammelt werden, wie in einem Planar-Transistor. Die geringere Anfälligkeit gegenüber geladener Teilchen, die Bit-Flips in Schaltkreisen mit 3D Transistoren verursachen, wurde durch frühe Tests der Intel 22-nm-Implementierung von Tri-Gate-Transistoren in deren Bausteine bestätigt.

Die Vorteile der Tri-Gate-Technologie ermöglichen es Altera, FPGA- und SoC-Bausteine mit einer zuvor unvorstellbaren Performance anzubieten. Dazu zählt die doppelte Core-Performance im Vergleich zu anderen High-End FPGAs, was FPGAs in den GHz-Performance-Bereich katapultiert. Durch eine Kombination aus Prozesstechnik-, Architektur- und Software-Fortschritte verringert sich die aktive und statische Leistungsaufnahme um 70%.

Altera-Kunden können bereits heute mit ihren Designs beginnen und die Vorteile der Performance-Steigerung und Stromeinsparung durch die Tri-Gate-Technologie in FPGAs nutzen. Dies ist durch das Arria®10 Angebot von 20-nm FPGAs möglich. Später ist dann eine Pin-zu-Pin Design-Migration von Arria 10 FPGAs und SoCs auf Stratix® 10 FPGAs und SoCs möglich, sobald diese Bausteine zur Verfügung stehen.

 

Craig Davis

Product Marketing Manager, Altera

Kostenlose Registrierung

Newsletter
Bleiben Sie stets zu allen wichtigen Themen und Trends informiert.
Das Passwort muss mindestens acht Zeichen lang sein.

Ich habe die AGB, die Hinweise zum Widerrufsrecht und zum Datenschutz gelesen und akzeptiere diese.

*) Pflichtfeld

Sie sind bereits registriert?