Der Aufbau von elektronischen Bauteilen hat sich in den letzten 20 Jahren erheblich verändert. Im Vergleich dazu haben sich die Prozessorarchitekturen in dieser Zeit nur schrittweise verbessert. Daher wird erwartet, dass Innovationen hinsichtlich der Prozessorarchitekturen auch zu Veränderungen bei der nächsten Architektur-Generation führen. Genau diese Veränderungen soll RISC-V (Reduced Instruction Set Computing – 5th Iteration) bewirken. Auch wenn es sich noch nicht um einen allgemein gängigen Technologiebegriff handelt, ist schon jetzt ein Wendepunkt erreicht. So gibt es bereits eine Vielzahl an Technologieunternehmen, Halbleiterherstellern, Universitäten und staatlichen Organisationen, die die Technologie adaptieren und evaluieren.

Was ist RISC-V?

Bild 1: RISC-V ist ein reduzierter Befehlssatz. Die Zahl der erforderlichen Basisbefehle beträgt weniger als 50.

Bild 1: RISC-V ist ein reduzierter Befehlssatz. Die Zahl der erforderlichen Basisbefehle beträgt weniger als 50. Elevier, Western Digital

RISC-V ist eine offene Befehlssatzarchitektur (Instruction Set Architecture, ISA). Alle Befehle, die ein Prozessor implementieren muss, sind öffentlich und jeder kann sie verwenden. Mehr als 135 Unternehmen hat die RISC-V Foundation bereits für die offene Architektur gewonnen. Die Teilnehmerzahl wächst ständig weiter an, da sich immer mehr Anbieter von Tools, Software, Hardware und Betriebssystemen der Befehlsarchitektur anschließen. Mit diesem expandierenden Ökosystem bietet RISC-V sowohl Software- als auch Hardwareentwicklern eine überzeugende Alternative zu etablierten Embedded-Prozessoren und läutet eine neue Ära der Prozessor-Innovation ein. Zur Klarstellung: RISC-V ist eine offene Befehlssatzarchitektur und keine Prozessorarchitektur, die dadurch eine neue Denkweise ermöglicht. Diese nutzt die Leistungsfähigkeit eines offenen Standards für eine breite Palette von speziell entwickelten Prozessoranforderungen. Ähnlich wie Linux neue Software hervorgebracht hat, kann RISC-V den Aufbau von Hardware komplett verändern.

Warum also wird RISC-V zu grundlegenden Veränderungen beim Embedded-Design führen? Die vier Hauptgründe dafür sind die geringe Anzahl von Befehlen, eine „eingefrorene“ ISA, der offene Befehlssatz und die offene Zusammenarbeit der Community.

Kleine ISA

RISC-V ist ein reduzierter Befehlssatz. Die Zahl der erforderlichen Basisbefehle beträgt insgesamt weniger als 50. Alle zugelassenen optionalen Erweiterungen zählen zusammen weniger als 150. Wenn alle Basisbefehle und optionalen Erweiterungen zum Einsatz kommen, führt der RISC-V-Core weniger als 200 Befehle aus. Andere gängige RISC-Architekturen beinhalten im Vergleich dazu mehr als 1000 Befehle. Bild 1 zeigt die gesamte Anzahl der Befehle auf einer einzigen Seite. Aufgrund der geringeren Anzahl von Befehlen lassen sich RISC-V-Prozessoren kleiner gestalten als andere Architekturen. Die geringere Chipgröße hat auch einen geringeren Stromverbrauch zur Folge, was bei Embedded-Anwendungen von Vorteil ist.

Eingefrorene ISA

Nicht nur die Gesamtzahl der Befehle ist deutlich geringer, auch die ISA selbst ist buchstäblich eingefroren. Die Basisbefehle sind permanent festgelegt und auch alle zugelassenen Erweiterungen sind eingefroren. Andere gängige Prozessorarchitekturen fügen oft Befehle hinzu, wenn eine neue Gerätegeneration hergestellt wird. Auch wenn die RISC-V ISA eingefroren ist, lassen sich Befehle durch zugelassene Erweiterungen hinzufügen. Die technischen Arbeitsgruppen der RISC-V Foundation können Erweiterungen genehmigen, die nach der Zulassung ebenfalls eingefroren werden. Damit ist eine Basis geschaffen, auf der eine Weiterentwicklung möglich ist. Künftige Erweiterungen ermöglichen die nötige Flexibilität. Aufgrund der Stabilität der ISA kann die Softwareentwicklung zuverlässig auf RISC-V aufbauen. Dadurch wird gewährleistet, dass getätigte Investitionen erhalten bleiben. Software, die für RISC-V geschrieben wird, läuft auf allen ähnlichen RISC-V-Cores. Der Software-Lebenszyklus wird durch die stabile ISA deutlich verlängert. Embedded-Designs mit einer sehr langen Lebensdauer profitieren von der Stabilität der RISC-V ISA.

Offene ISA

Bild 2. RISC-V bietet auch die Mölgichkeit, maßgeschneiderte Befehle, zum Beispiel für maschinelles Lernen, zu implementieren. Genutzt wird dies zum Beispiel im Swerv-Core.

Bild 2: RISC-V bietet auch die Möglichkeit maßgeschneiderte Befehle zu implementieren, etwa für maschinelles Lernen. Genutzt wird dies zum Beispiel im Swerv-Core. Western Digital

Da die RISC-V ISA offen ist, gleicht sie einer Mikroarchitektur-Lizenz. Entwürfe für geringeren Stromverbrauch, höhere Leistung, mehr Sicherheit oder andere wichtige Parameter lassen sich optimieren, während die volle Kompatibilität mit anderen Entwürfen erhalten bleibt. Da dies deutlich mehr Kontrolle über die Hardware-Implementierung ermöglicht, kann das System on Chip (SoC) genau das leisten, was es leisten soll. Mit dieser beispiellosen Flexibilität sind nun Innovationen in speziell entwickelter Hardware realisierbar. RISC-V ermöglicht es Schnittstellen, Busse und Peripheriegeräte auszuwählen, die für eine Anwendung am besten geeignet sind.

Durch die Offenlegung aller Befehle sind verschiedene Arten von Core-Implementierungen möglich. Damit sind weitaus individuellere Entwürfe realisierbar als mit üblichen Standardprozessoren. RISC-V bietet auch die Möglichkeit maßgeschneiderte Befehle zu implementieren. Ein separater Adressraum ist Teil der ISA, womit eindeutige Befehle für spezifische Anwendungen erstellbar sind. So benötigen beispielsweise Machine-Learning-Anwendungen viele eindeutige Vektor-Multiplikationen. Diese lassen sich durch benutzerdefinierte Befehle unterstützen, die im Prozessor implementiert sind. Mit dieser Freiheit können Softwareentwickler die Hardware entsprechend ihren Anforderungen beeinflussen. Bild 2 zeigt ein Architektur-Blockdiagramm des Swerv-Core, der die Schlüsselattribute von RISC-V nutzt.

Anwendungen, die ein hohes Maß an Sicherheit erfordern, profitieren ebenfalls von der offenen RISC-V ISA. Da RISC-V eine offene Spezifikation ist, lässt sich der RTL-Quellcode gemeinsam nutzen. Dies ist bei der Verwendung von RISC-V nicht erforderlich, aber der offene Standard ermöglicht es, die RTL-Quelle auf Wunsch zu teilen. Wenn die RTL-Quelle einsehbar ist, lässt sich dadurch Vertrauen aufbauen. Die Verfügbarkeit des RTL-Quellcodes ermöglicht eine genaue Prüfung des Prozessors. Sicherheitsbeauftragte begrüßen die Idee, dass eine Implementierung von einer großen Anzahl von Benutzern angesehen und getestet werden kann, da sie zu besseren Sicherheitslösungen führt. Entwürfe, die eine hohe Sicherheit erfordern, können somit von der Offenheit von RISC-V profitieren.

Offene Zusammenarbeit der Community

Eck-Daten

RISC-V ist eine offene Befehlssatzarchitektur (Instruction Set Architecture, ISA), bei der alle in einen Prozessor zu integrierenden Befehle öffentlich sind. Das expandierende Ökosystem RISC-V bietet sowohl Software- als auch Hardwareentwicklern eine Alternative zu etablierten Embedded-Prozessoren. Der offene Standard kommt mit einer geringen Anzahl von Befehlen aus und bietet eine eingefrorene, offene ISA und ermöglicht eine offene Zusammenarbeit in der Community.

Der Erfolg von Linux und vielen anderen Open-Source-Organisationen zeigt, dass eine breite Zusammenarbeit zu erfolgreichen Projekten führen kann. Die RISC-V Foundation wurde so konzipiert, dass sie offen und kooperativ ist. Dabei gibt es drei Ausschüsse, die jeweils in mehrere Gruppen unterteilt wurden. Diese Gruppen beeinflussen die Spezifikationen und die Ausrichtung der Organisation. Es existieren Ausschüsse für Technik, Sicherheit und Marketing.

Die Gruppen in jedem dieser Ausschüsse ermöglichen es den Mitgliedern, ihre Beiträge und Ideen zur Verbesserung von RISC-V auszutauschen und das zukünftige Vorgehen festzulegen. Technische Arbeitsgruppen befassen sich beispielsweise mit Befehlssatz-Erweiterungen, Speichermodellen, Debugging und Compliance. Die Sicherheitsgruppen arbeiten an Sicherheitsstandards wie Krypto-Erweiterungen, vertrauenswürdiger Ausführung und anderen technischen Themen. Und schließlich befassen sich die Marketinggruppen schwerpunktmäßig mit Veranstaltungen, Promotionen, Hochschulkontakten, Inhalten und Analysten. Wenn Unternehmen der RISC-V Foundation beitreten, können sie aktiv die Richtung von RISC-V beeinflussen. Mehr als 135 Unternehmen haben sich der Organisation aktuell angeschlossen, um die Zukunft der Prozessor-Innovation mitzugestalten.

Beispiele für RISC-V-Implementierungen

Bild 3: Das Motorsteuerungs-SoC Rocinante von Trinamic basiert auf RISC-V. Basis der Entscheidung für diese Architektur war die stabile ISA.

Bild 3: Das Motorsteuerungs-SoC Rocinante von Trinamic basiert auf RISC-V. Basis der Entscheidung für diese Architektur war die stabile ISA. Trinamic, Western Digital

Die europäischen Unternehmen Greenwaves Technologies und Trinamic sind dabei, die Führung bei der Implementierung von RISC-V zu übernehmen. Greenwaves hat den GAP8 vorgestellt, bei dem es sich um einen AIoT-Anwendungsprozessor handelt, der es ermöglicht, die Inhalte auf batteriebetriebenen Geräten in der Edge zu verstehen. Durch die Erweiterbarkeit der RISC-V ISA konnte das Unternehmen seinem Anwendungsprozessor spezifische DSP-, Vektor- und Bit-Manipulationsbefehle hinzufügen. Die RISC-V ISA hat es auch ermöglicht, den GAP8 so zu gestalten, dass er eine 20-fache Energieeinsparung gegenüber Konkurrenzprodukten bietet.

Trinamic ist ein Unternehmen, das sich auf Bewegungs- und Motorsteuerungen spezialisiert hat. Sie verwenden RISC-V für eine neue Klasse von Motorsteuerungs-SoCs, die als Rocinante bekannt sind. Das Blockdiagramm ist in Bild 3 zu sehen. Die Entscheidung für RISC-V basierte auf der stabilen ISA und der Fähigkeit, exakt die in Europa verfügbaren IP-Peripherieblöcke zu integrieren. Darüber hinaus beseitigen die Freiheiten von RISC-V Hindernisse für ein langfristiges Roadmapping, die Entwicklung und den Technologietransfer. Das erste Gerät von Trinamic wird über einen RISC-V-Core mit 32 Bit verfügen, der mit analogen und digitalen Schaltungen ausgestattet ist, um direkt bürstenlose Gleichstrommotoren (Brushless DC Motor, BLDC), Schrittmotoren, gebürstete Gleichstrom- und Schwingspulenmotoren zu unterstützen.

Nahezu jede Art von elektronischen Entwürfen kann von RISC-V profitieren. Um mehr über RISC-V für den nächsten Entwurf zu erfahren, gibt es mehrere Anlaufstellen. Hintergrundinformationen über RISC-V und die Mitglieder bietet die Webseite der RISC-V Foundation. Dort sind Links zu den Spezifikationen, Präsentationen, Videos von Konferenzpräsentationen und mehr verfügbar. Um das Bewusstsein für die Möglichkeiten von RISC-V zu schärfen, veranstaltet die RISC-V Foundation eine Reihe von Veranstaltungen auf der ganzen Welt, um Entwicklern die Technologie näherzubringen. Zahlreiche Embedded-Unternehmen nutzen die Offenheit und die Konfigurierbarkeit von RISC-V, um sich die nächste Ebene an Innovationen zu erschließen.