Fahrzeuge der Oberklasse, die mit Fahrassistenzsystemen wie etwa Notbremsassistent, Spurwechselassistent, Abstandsregeltempomat oder automatischer Bremsfunktion ausgestattet sind, kommen derzeit auf den Markt. Diese High-End-Fahrzeuge stecken neben den ADAS-Funktionen noch meist voller weiterer Features, deren Palette von fortschrittlichen Infotainment-Funktionen über komplexe Regelungen für den Fahrgastraum bis zur Infrarotsicht und mehr reicht. Getrieben vom zunehmenden Vordringen der ADAS-Features von der Luxusklasse in das Segment der Mittelklasse und der Kleinwagen, wächst der Markt für ADAS-Prozessoren gegenwärtig mit über 25 Prozent pro Jahr. Bis zur Mitte des nächsten Jahrzehnts setzen sich die genannten Features perspektivisch allgemein durch.

Mittlerweile, also im Jahr 2018, finden autonome Fahrfunktionen des Levels 3 Eingang in Luxus-Plattformen wie etwa die des BMW i7. Diese Fahrzeuge, die im Verkehr mit minimaler menschlicher Einwirkung fahren können, ebnen den Weg zu vollständig autonom fahrenden Fahrzeugen der Levels 4 und 5. Die bis zu 100 betragende Zahl der CPUs in heutigen teilweise selbstfahrenden Luxusfahrzeugen könnte also in autonomen Fahrzeugen durchaus auf mehrere hundert CPUs ansteigen.

Die Zukunft ist dezentral

Eck-Daten

In den teil- und vollautonom fahrenden Fahrzeugen der Zukunft wird es Dutzende oder sogar Hunderte verteilter CPUs geben. Periphere Verarbeitungs-Funktionen zum Zusammenfügen der Subnetzwerke im Auto lassen sich mit ASICs, SoCs oder traditionellen FPGAs realisieren. Die Einführung des Speedcore E-FPGA-IP aber bringt in Sachen Latenz, Security und Bandbreite Vorteile mit sich, die mit traditionellen FPGAs nicht realisierbar sind.

Das vor wenigen Jahren bevorzugte Intelligenzmodell im Automobilbereich, wie es von Nvidia, Mobileye und anderen CPU-orientierten Zulieferern propagiert wurde, ging von einem zentralisierten Automotive-Netzwerk aus, in dem Multicore-RISC-CPUs mit erweiterten DSP-Fähigkeiten eine Reihe spezialisierter Subnetzwerke verwalteten. Heute dagegen verlagert sich die Aufmerksamkeit zusehends auf dezentralisierte Intelligenz im Auto. Komplexe Kameras mit entsprechenden Sichtsystemen, Sensor-Subnetzwerke, Fahrassistenzsysteme und Subnetzwerke für den Antriebsstrang arbeiten hier alle zusammen an der Implementierung der benötigten Funktionen. Sensor-Hubs benötigen eine Look-Aside-Bildverarbeitung, um Warping- und Stitching-Effekte zu kompensieren. Ethernet-Netzwerke wiederum verlangen nach IP für Filter- und Überwachungsaufgaben und benötigen spezielle Brücken zu bestehenden CAN- und Flexray-Netzwerken. Die Verwendung von CPUs und GPUs in Automotive-Architekturen der ersten Generation wird perspektivisch zugunsten hochspezialisierter Rechen-Knoten aufgegeben, die auf programmierbare Hardwarebeschleunigung angewiesen sind.

 

Wie sich das Speedcore-IP kundenspezifisch hinsichtlich des Bedarfs an Logik-, Speicher- und DSP-Ressourcen anpassen lässt, beschreibt der Beitrag auf der nächsten Seite.

Seite 1 von 41234