Die acht Schüler absolvierten einen dreitägigen Vorbereitungs-Kurs und legten an zwei Tagen die Prüfung zum FED-zertifizierten Layouter ab. Die Kursinhalte basieren unter anderem auf dem vom FED angebotenen Leiterplatten- und Baugruppendesign-Kurs LBD I (www.fed.de/cgi-bin/index.pl?id=78&detail=419). Die Prüfung zum FED-zertifizierten Layouter besteht aus
- 6- bis 8-stündiger praktischer Prüfung,
- 1-stündiger schriftlicher Prüfung sowie
- 15-minütigem Prüfungsgespräch.
In der praktischen Prüfung wird mit einem industriellen Softwaretool (Pulsonix) das Layout einer industriellen Schaltung für eine doppelseitige Leiterplatte mit THT- und SMD-Bestückung erstellt.
Die schriftliche Prüfung besteht aus einem Multiple Choice Test mit fünfzig Fragen rund um die Leiterplatten-, Flachgruppen- und Baugruppenherstellung.
In der mündlichen Prüfung stellt der Kandidat sein Design vor und beantwortet im Rahmen des Produktkreationsprozess (PKP) Fragen zu Themen, wie
- Bibliotheksverwaltung,
- neue Bauteile in THT und SMD erstellen und in die Bibliothek einfügen,
- Schaltplan normgerecht erstellen,
- Leiterplattentechnologie prüfen und verändern,
- Layout aufgabenbezogen designen und
- Ausgabedaten erstellen und interpretieren.
Alle Prüflinge erreichten das Ziel mit den Prädikaten Erfolg, gutem Erfolg und sehr gutem Erfolg. Für die Absolventen liegen Arbeitsangebote aus der Elektronikindustie vor.
(hb)