Während der 2019 Symposia on VLSI Technology and Circuits in Kyoto demonstrierte das belgische Forschungszentrum die Möglichkeit des feldfreien Schaltbetriebs der Bauelemente. Bereits 2018 zeigte Imec, dass sich aktuelle SOT-MRAM-Bauelemente auf 300-mm-Wafern mit CMOS-kompatiblen Prozessen herstellen lassen.

Forscher des Imec haben ein feldfreies Schaltkonzept für SOT-MRAM vorgestellt, das mit hoher Endurance und Schreibgeschwindigkeiten im Sub-Nanosekundenbereich L1/L2-SRAM-Chache ersetzen könnte.

Forscher des Imec haben ein feldfreies Schaltkonzept für SOT-MRAM vorgestellt, das mit hoher Endurance und Schreibgeschwindigkeiten im Sub-Nanosekundenbereich L1/L2-SRAM-Chache ersetzen könnte. Imec

SOT-MRAM ist eine Klasse nichtflüchtiger Speicher, die dank einer hohen Endurance und Schaltgeschwindigkeiten im Sub-Nanosekundenbereich schnelle L1/L2-SRAM-Cache-Speicher ersetzen können. Andere Speichertechnologien, wie zum Beispiel der STT-MRAM, sind dagegen nach derzeitigem Stand der Technik nur dafür geeignet, L3-Chache zu ersetzen. Die Technologie zeigt derzeit noch Zuverlässigkeitesprobleme und nimmt gerade bei hohen Schaltgeschwindigkeiten sehr viel Energie auf.

Der Schreibvorgang beim SOT-MRAM geschieht durch das Einspeisen eines Stroms in eine SOT-Schicht, die an einen magnetischen Tunnelübergang angrenzt (MTJ). Während des Schreibens ist ein schwaches Magnetfeld in der Ebene erforderlich, um die Symmetrie zu brechen und eine deterministische Schaltung der Magnetisierung zu erreichen. Bei heutigen Speichervarianten geschieht dies durch das Anlegen eines externen Magnetfelds, was bisher als eine große Hürde für den praktischen Einsatz dieser Speichertechnologie galt.

Das feldfreie Schaltkonzept besteht darin, einen Ferromagenten während der Herstellung in die Hartmaske einzubetten, welche die SOT-Schicht formt. Dieser Ferromagnet induziert auf der freien Schicht der magnetischen Tunnelverbindung ein kleines, homogenes, ebenes Feld.

Ein großer Vorteil der integrierten Lösung gegenüber anderen Lösungsvorschlägen ist laut Gouri Sankar Kar, Programmdirektor am Imec, die Möglichkeit, die Eigenschaften des magnetischen Tunnelanschlusses und die Bedingungen der feldfreien Schalten getrennt voneinander zu optimieren. Diese Entkopplung mache die feldfreie Schaltlösung zu einem fertigungsfreundlichen Konzept, was eine wesentliche Voraussetzung für die Großserienfertigung von SOT-MRAM-Bauelementen ist.

Übertragbar auf andere Speichertechnologien

Mit Schreibgeschwindigkeiten unter 300 ps und hoher Endurance (bis zu 1011 Zyklen) – gemessen auf mehreren Speicherchips verteilt auf einem 300-mm-Substrat – erweise sich der Ansatz laut Imec als zuverlässig. Über diesen Bereich bleibe die Sub-Nanosekunden-Schreibdauer erhalten, was das hohe Potenzial der SOT-MRAM-Speichertechnologie bestätige, perspektivisch Low-Level-SRAM-Chaches zu ersetzen.

Darüber hinaus lasse sich das feldfreie Schaltkonzept potenziell auch auf andere MRAM-basierte Technologien, wie beispielsweise Spin-Transfer-Torque-MRAM (STT-MRAM) und spannungsgesteuerte magnetische Anisotropie (VCMA) anwenden. Dies öffnet Türen zu anderen nichtflüchtigen Logi- und Speicheranwendungen wie zum Beispiel nichtflüchtigen Flip-Flops und Latches.

Die zukünftigen Arbeiten sollen sich vor allem darauf konzentrieren, den Energieverbrauch der SOT-MRAM-Speicher durch Absenken des Schaltstroms weiter zu senken.