FPGAs: Mehr Performance, höherer Wirkungsgrad

Elektromotoren verbrauchen einen erheblichen Teil der weltweit erzeugten elektrischen Energie. Das Marktforschungsinstitut IHS Technology hat ermittelt, dass 96 Prozent der Kosten, die über die Lebensdauer eines Motors entstehen, reine Energiekosten sind. Regulierungsbehörden verlangen das Einhalten strengerer Energiestandards, während Hersteller ihren Beitrag zu den Gesamtkosten (TCO) überprüfen. Dies hat zu komplexeren Motorsteuerungsdesigns geführt, die Regelschleifen mit oder ohne Sensoren nutzen und fortschrittliche Algorithmen zur genaueren Steuerung verwenden, um so einen höheren Wirkungsgrad des Motors zu erzielen.

Motorentwickler müssen außerdem sich ändernde Standards und Technologien bei Industriesteuerungen unterstützen und gleichzeitig wichtige Systemeigenschaften bereitstellen, die Funktionssicherheit (Safety), Skalierbarkeit und Zuverlässigkeit ermöglichen. Um die beiden Ziele – hoher Wirkungsgrad und verbesserte Fähigkeiten auf Systemebene – zu erfüllen, sind eine adäquate Performance zur Verarbeitung von Algorithmen sowie flexible und skalierbare Systemarchitekturen erforderlich. Nicht-flüchtige, sichere und auf Low-Power Flash basierende SoC-FPGAs (SoC: System on Chip) erfüllen beide Herausforderungen. Sie liefern die erforderliche Leistung mit einer Kombination aus von Grund auf und in Layern vorhandener Datensicherheit (Security) sowie Zuverlässigkeit mit geschützter Kommunikation für IoT-Applikationen (Internet of Things). Außerdem ermöglichen sie die schnelle und einfache Skalierung von kleinen bis hin zu kundenspezifischen Motordesigns mit großem Funktionsumfang in einer Vielzahl von Anwendungen mit mehreren Achsen oder hohen Drehzahlen.

Die Herausforderungen

Während herkömmliche Designs einfache skalare Steuerungen nutzen, kommt bei hocheffizienten Motoren die feldorientierte Regelung (Field-Oriented Control, FOC) über alle Drehmoment- und Geschwindigkeitsbereiche zum Einsatz, um so den Wirkungsgrad erheblich zu verbessern. Da die FOC stromgesteuert ist, optimiert sie je nach Anforderung der Applikation auch den Leistungswechselrichter-Schaltkreis sowie die Motorabmessungen. Die FOC nutzt Rückkopplungsschleifen mit oder ohne Sensoren sowie ausgefeilte Algorithmen zur Regelung des Motorverhaltens inklusive Drehzahl, Position oder Winkel, Drehmoment, Strom und magnetischer Fluss.

Bild 1: Beispiel für eine flash-basierte SoC-FPGA-Architektur, die für Motorsteuerungs- und Überwachungsfunktionen zum Einsatz kommen kann. Microsemi

Während Mikrocontroller (MCUs) und DSPs bisher zur Verarbeitung von Algorithmen in ein- und zweiachsigen Designs zum Einsatz kamen, halten ihre Verarbeitungsfähigkeiten mit den Anforderungen mehrachsiger Motoren oder von Motoren, die mit hoher Drehzahl laufen, nicht mehr Schritt. Hinzu kommt, dass der Wirkungsgrad der Motorsteuerung selten die einzige Herausforderung ist. Speziell für vernetzte Fabriken, in denen die heutige IoT-Umgebung kritische Anforderungen rund um das Thema sichere Kommunikation stellt, eignen sich Flash-basierte FPGA-Architekturen ideal.

Leistungselektronik

Auf der Leistungsseite von Motorsteuerungen findet auch eine Migration von IGBTs hin zu Leistungs-MOSFETs in SiC-Technologie (Siliziumkarbid) statt. SiC-Lösungen arbeiten mit einem größeren Bandabstand bei verbesserte Kühlung, sodass sie den Einsatz kleinerer und preiswerterer Kühlkörper ermöglichen. SiC-Halbleiter weisen eine höhere Wärmeleitfähigkeit zum Treiben von Lösungen mit höherer Leistungsdichte und arbeiten auch mit höheren Schaltfrequenzen bis über 100 kHz. Dies alles ermöglicht den Einsatz kleinerer Magnetkerne in der Inverterstufe, was wiederum dazu beiträgt, die TCO zu senken.

Steuerungselektronik

Auf der Steuerseite sind DSPs und MCUs aufgrund der höheren Schaltfrequenzen weniger geeignet. Einige DSPs können zwar vielleicht einige Kanäle für hochfrequentes Schalten optimieren, aber den DSPs fehlt noch immer die Möglichkeit, sich schnell an veränderte Anforderungen anzupassen und mehr PWM-Kanäle zur Steuerung der Leistungselektronikstufe zu realisieren, sodass Entwickler in der Praxis diese Funktionalität oft in ein FPGA auslagern. ASICs und ASSPs stehen hinsichtlich Flexibilität und Skalierung vor den gleichen Herausforderungen.

Bild 2: IP-Blöcke ermöglichen die gemeinsame Nutzung von FPGA-Ressourcen für eine möglichst effiziente Chipnutzung. Microsemi

Flash-basierte FPGAs bieten bei der schnellen Verarbeitung von Algorithmen mit geringen Latenzzeiten eine höhere Performance als MCU/DSP-basierte Lösungen. Gleichzeitig ermöglichen diese Bausteine die Integration zusätzlicher Systemfunktionen und damit eine weitere Verbesserung der TCO. Wenn Entwickler zu Systemen mit höheren Schaltfrequenzen wechseln und zusätzliche PWM-Kanäle zur Anpassung an die Leistungselektronik benötigen, dann können sie flash-basierte FPGAs verwenden, um so auch jenseits der Leistungsgrenze von MCUs und DSPs zu gelangen.

Bild 1 zeigt eine Lösung, bei der ein Flash-basiertes SoC-FPGA mit einem Mikrocontroller des Typs ARM Cortex-M3 für Motorsteuerungs- und Überwachungsfunktionen zum Einsatz kommt. Die FPGA-Fabric dient dabei zur Hardware-Beschleunigung von Motorsteuerungsfunktionen, um die Performance und die Design-Flexibilität zu verbessern, denn zur schnelleren Verarbeitung besteht die Möglichkeit, Motorsteuerungsalgorithmen in das FPGA auszulagern. Hierbei sorgt eine intelligente Partitionierung dafür, dass alle Kommunikationsprotokolle im Mikrocontroller-Subsystem ablaufen, ohne dass es hierdurch zu Auswirkungen auf die Berechnungen des Motorsteuerungsalgorithmus‘ im FPGA kommt.

Aktuelle FPGA-Lösungen ermöglichen die Nutzung modularer Plug-&-Play-IP-Blöcke, die auf die Implementierung aller erforderlichen mathematischen Motormodelle zugeschnitten sind. Entwickler können bestimmen, welche IP-Blöcke in der FPGA-Fabric eine Hardware-Beschleunigung erfahren sollen, damit sie die gesamte Bandbreite der Herausforderungen bei der Algorithmenverarbeitung bewältigen können. Diese Lösungen gewährleisten einen Low-Power-Betrieb und ermöglichen es den Entwicklern, ihre Systeme auf Zuverlässigkeit, Safety und Security zu optimieren. Dazu dient ein vereinfachter Design-Prozess, der die Entwicklungszeit verkürzt und gleichzeitig die Flexibilität und Skalierbarkeit bietet, um künftige Anforderungen zu erfüllen.

Low-Power-Betrieb

FPGAs für Motorsteuerungs-Designs müssen sowohl den statischen Leistungsbedarf als auch die Gesamtleistungsaufnahme senken – und zwar speziell bei hohen Frequenzen und Temperaturen. FPGAs mit Embedded-Einzeltransistor-Flashzellen bieten einen Vorteil gegenüber den Alternativen, deren aus sechs Transistoren bestehende SRAM-Zellen während des Einschaltens von einem externen ROM konfiguriert werden müssen.

Die neusten Flash-FPGA-Lösungen nutzen auch ein umfassendes Konzept zur Minimierung der Leistungsaufnahme. Dieses beinhaltet Prozesstechnologie, Architektur und das Design von konfigurierbarer Logik sowie Embedded-Funktionen einschließlich besonders strahlungsbeständige IP-Blöcke (M3-MCU, 5G-Serdes, DDR2/3, TSE, DSP) und spezielle Power-Betriebsarten. Mit diesem Konzept lässt sich gegenüber SRAM-basierten FPGA-Lösungen die gesamte Leistungsaufnahme um 50 Prozent und die Leistungsaufnahme im statischen Betrieb um zehn Prozent absenken.

Zuverlässigkeit, Security und Safety

Im Allgemeinen ist ein FPGA zuverlässiger als ein Mikrocontroller zur Implementierung von Motorsteuerungs- und Netzwerkfunktionen, bei denen deterministisches Timing wichtig ist. Während es bei einem Mikrocontroller Timing-Abweichungen im Millisekundenbereich geben kann, sind es in einem FPGA ein paar Nanosekunden oder weniger.

In punkto Datensicherheit (Security) sind Flash-FPGAs die erste Wahl, weil Flash-FPGAs im Gegensatz zu den ansonsten üblichen FPGAs auf SRAM-Basis die Konfigurationsinformationen in dem nichtflüchtigen Speicher auf dem FPGA-Chip ablegen, sodass es bei den Flash-FPGAs nicht möglich ist, den Bitstrom in der Konfigurationsphase während des Einschaltens abzuhören. Flash-FPGAs sind außerdem immun gegenüber SEUs (Single Event Upsets), die in SRAM-FPGAs Konfigurationsdaten ändern können. Flash-FPGAs können auch als „Root-of-Trust“-Bausteine mit Möglichkeiten zum Speichern von Schlüsseln dienen, um professionelle IoT-Systeme vor dem Klonen, vor Manipulationen und anderen Angriffen zu schützen.

Diese FPGAs erfüllen Security-Anforderungen mit Features wie eine physikalisch nicht-klonbare Funktion (PUF), aus welcher der private Schlüssel in einem Public/Private-Key-Konzept zur Implementierung von M2M-Authentifizierung per PKI (Public Key Infrastructure) gewonnen werden kann. Andere Features sind in der Hardware integrierte Kryptografie-Beschleuniger, ein Zufallszahlengenerator, Hardware-Firewalls zum Schutz von CPU/DSP-Cores sowie Maßnahmen gegen DPA (Differential Power Analysis), die zusammen und je nach Bedarf eine aus mehreren Ebenen bestehende Security ermöglichen, um Hardware und Daten zu schützen.

Einfache Entwicklung durch modulares Konzept

Modulare und Performance-orientierte IP-Blöcke ermöglichen die Implementierung von Algorithmen mit der Einfachheit von Plug-&-Play. Designs lassen sich leicht über mehrere Plattformen portieren, um die Time-to-Market zu verkürzen. Alle IP-Blöcke wurden im Rahmen von Simulationen auf echter Hardware getestet, um präzise Drehmomente sowie die einfache Implementierung zur Realisierung aufgabenspezifischer Module sicherzustellen. Jeder Block ermöglicht die gemeinsame Nutzung von FPGA-Ressourcen für eine möglichst effiziente Nutzung des Chips (Bild 2).

Die IP-Suite beinhaltet auch alle Basis-Funktionsblöcke inklusive Clarke- und Park-Transformationen, PI-Controller (Proportional-Integral) für die Schleifenrückkopplung und SVPWM (Space-Vector-PWM).

Anpassungen und Skalierbarkeit

Eine modulare IP-Suite vereinfacht auch Kundenanpassungen und Skalierungen, um verschiedene Kombinationen mehrachsiger Motoren oder Lösungen mit hohen Drehzahlen zu unterstützen und zugleich sich entwickelnde regionale Technologiestandards zu erfüllen. Je kompakter die IP-Blöcke sind (zum Beispiel weniger als 10.000 Logikelemente für die gesamte Suite), desto mehr Reserven gibt es, um Integrationsanforderungen zu unterstützen.

Eine IP-Suite, die auf einem FPGA läuft, lässt sich so skalieren, dass sie von zwei bürstenlosen Gleichstromm-/Schrittmotorkanälen bis hin zur sechsachsigen Lösung alles treibt oder – je nach Anforderung – die Motor-Leistungsfähigkeit über 70.000 U/min erweitert. Eine Möglichkeit zur Skalierung auf die mehrachsige FOC-Steuerung besteht darin, jede FOC-Schleife im Baustein per TDM (Zeitmultiplex) zu betreiben. So lassen sich die Drehzahl und Drehmomente jedes Motors individuell steuern. Da alles in der FPGA-Fabric implementiert ist, steht das Mikroprozessor-Subsystem für andere Aufgaben zur Verfügung – beispielsweise zur Abarbeitung des Kommunikations-Protokollstacks, für die Mensch/Maschine-Schnittstelle oder für andere Aufgaben.

(av)