Hochfrequenz-Simulation

Bild 1a: Digital unterstütztes Kanalfilter. Cadence

Wenn sich Entwickler der Herausforderung stellen und hoch integrierte Designs für Anwendungen, wie industrielle IoT-Designs (Internet der Dinge), realisieren möchten, dann müssen sie ihre Design-Methodik weiterentwickeln. Wenn HF-Komponenten in ein Produkt integriert werden müssen, dann stellt diese Integration die Entwickler vor neue Herausforderungen. Dadurch ergeben sich zusätzliche Anforderungen:

  • Anpassung der Designs an neue Prozesstechnologien. Um die Kosten und Baugröße reduzieren zu können, ist der Integrationsgrad für die HF-Komponenten von IoT-Anwendungen deutlich höher als zum Beispiel bei Mobiltelefonen. Infolgedessen müssen die Entwickler Prozesse verwenden, die eher für stromsparende digitale Designs geeignet sind, als für sehr leistungsfähige Analog-Designs. Die Verwendung kostengünstiger Prozesse bedeutet jedoch, dass die Schaltungsblöcke angepasst werden müssen, um die Leistungsanforderungen zu erfüllen.
  • Berücksichtigung von Toleranzen bei der Entwicklung. Weil kostengünstige Prozesse größere Toleranzen aufweisen, müssen Analog-Entwickler ihre Designs in der Regel über Hunderte oder Tausende von Prozess-Grenzwerte charakterisieren, sowie auch die Auswirkungen von Fehlanpassungen berücksichtigen, das heißt intensive Monte-Carlo-Analysen sind erforderlich. HF-Entwickler können durch den Einsatz einer Analog-Design-Methodik die Auswirkungen von Prozess-Schwankungen erfassen und gegebenenfalls minimieren.
  • Design for Reliability. Die Zuverlässigkeitsanforderungen für industrielle Komponenten sind strenger als die für Consumer-Anwendungen. Die Schaltungen müssen über einen größeren Temperaturbereich funktionieren und eine längere Betriebslebensdauer erreichen. Es muss daher verifiziert werden, dass die Schaltungen, Bauelemente und Verbindungen diese Anforderungen erfüllen können, auch auf Systemebene.

ECK-DATEN

Cadence stellt den Entwicklern von Analog- und Custom-ICs mit Spectre RF integrierte Harmonic-Balance-Analyse zur Verfügung. Das Setup erfolgt im Virtuoso Analog Design Environment (ADE). Dies beinhaltet auch der Variation-Aware Design und das Designs-for-Reliability.

Anpassung der Designs auf neue Prozesstechnologien

Um HF-Komponenten in neue Prozesstechnologien integrieren zu können, müssen im Prinzip die Designs auf die Einschränkungen der CMOS-Prozesstechnologien angepasst werden. Im Allgemeinen bedeutet das, die Vorteile von CMOS so auszunutzen, dass die Design-Spezifikationen erfüllt werden. Da die Strukturen der Prozesstechnologien immer kleiner werden, verbessern sich die Dichte und Leistungsfähigkeit der digitalen Gatter. Werden die Vorteile der dichteren Logik genutzt, um die Leistungsfähigkeit der Analog-Designs zu verbessern, dann wird dies als digital unterstütztes Analog-Design bezeichnet. Ein Beispiel für diesen Ansatz ist ein integriertes Kanalfilter, das in einem Empfänger zum Einsatz kommt. Ein Kanalfilter ist ein Bandfilter mit zum Beispiel fünf Bi-Quad-Bereichen, der auf ±1 % einstellbar sein muss, obwohl die Prozess-Schwankungen der R- und C-Komponenten auf dem Chip bei 30 % liegen. Die Lösung besteht darin, die Kondensatoren im Filter mittels Digital-Analog-Wandlern zu implementieren und die Werte digital einzustellen, um die Prozess-Schwankungen auszugleichen. Die Einstellung erfolgt zum Beispiel durch das Rückführen der Eingänge auf die letzte BiQuad-Stufe im Filter. Durch diese Rückkopplung wird die Stufe zu einem Oszillator. Die Frequenz der Schwingung entspricht der Bandpass-Mittenfrequenz der Stufe. Somit kann eine Kalibrierung durch die Abstimmung der Oszillator-Frequenz auf die Mittenfrequenz des Bandfilters durchgeführt werden. Mit der Kalibrierung erreicht das Filter eine hohe Genauigkeit bei niedrigen Kosten. Wird das Filter vor der Verwendung kalibriert, lassen sich außerdem Phänomene wie Temperaturdrift beseitigen. Bild 1a zeigt ein Blockdiagramm des Kanalfilters. Die Filterfrequenz und Filterbandbreite entsprechen der Spezifikation nach der Abstimmung.

Hochfrequenz-Simulation

Bild 1b: Kalibrierung eines Kanalfilters. Cadence

Diese Simulationen müssen nicht nur unter den Normalbedingungen durchgeführt werden, sondern es ist zu verifizieren, dass die Kalibrierung über alle Prozess-, Umgebungs- und Betriebsschwankungen funktioniert. Die Tools mit denen diese Analyse erfolgt, werden im Abschnitt „Berücksichtigung von Toleranzen bei der Entwicklung“ betrachtet. Zusätzlich zur Berücksichtigung der Schwankungen im Design muss die Kalibrierung auch in der gesamten Schaltungsentwicklung berücksichtigt werden. So kann zum Beispiel die Kalibrierung der RCs im BiQuad auch an anderen Punkten im Design genutzt werden, und so zum Beispiel eine präzise Steuerung des PLL-Schleifen-Filters ermöglichen. Ein Design kann mehrere Kalibrierungen benötigen, wie eine Kanalfilterkalibrierung, eine Kalibrierung der VCO-Freilauffrequenz und eine Frequenzkalibrierung des Splitters/Kombinators. Infolgedessen können HF-Hochleistungskomponenten auch mit Prozessen hergestellt werden, die eigentlich für kostengünstige digitale Designs vorgesehen sind. Neue Prozesstechnologien halten die Entwickler zwar nicht davon ab die Design-Anforderungen zu erfüllen, aber die Entwickler müssen ihre Designs und Design-Verifikationsstrategien an diese Prozesse anpassen.

Hochfrequenz-Simulation

Hochfrequenz-Simulation

Bild 1c: Auswirkung der Kalibrierung auf den Kanalfilterfrequenzgang. Cadence

Analog-Entwickler haben Tools und Methoden für ein Design unter Berücksichtigung von Schwankungen entwickelt, mit denen sie Hochleistungskomponenten für auch kostengünstige Digitalprozesse entwickeln können. Diese Tools sind erforderlich, damit SoC-Entwickler diese für ihre leistungsfähigen analogen IP-Blöcke zur Verfügung haben. Außerdem ermöglicht dieses „Variation-Aware Design“ eine Reduzierung der Design-Reserven bei älteren Prozessen, was kleinere Die-Größen und niedrigere Chip-Kosten zur Folge hat und somit die Konkurrenzfähigkeit der Produkte verbessert.

Die Tools für die Corner- und Monte-Carlo-Analyse wurden im Laufe der letzten Jahre allgemeinen deutlich verbessert. Das Variation-Aware Design kann in die vorhandene Design-Umgebung, wie in den Bildern 1a und 1b gezeigt, integriert werden. Die Ergebnisse zeigen eine LNA-Konformität mit der Zielspezifikation über alle Umgebungsbedingungen (Bild 1a). Bild 1b zeigt die Ergebnisse der Monte-Carlo-Analyse. In diesem Fall wird deutlich, dass für die Analyse mehr Eckwerte zu berücksichtigen hat, da die PVT-Grenzwerte erfolgreich durchlaufen, die Gesamtausbeute bei der Monte-Carlo-Analyse jedoch nur bei 32 % liegt. Durch eine Steigerung der Anzahl der Simulationen lässt sich das Design gründlich charakterisieren. Jedoch erhöht die Steigerung der Anzahl der Simulationen auch die Design-Zeit.

Hochfrequenz-Simulation

Bild 2a: Corner-Analyse-Ergebnisse für einen LNA. Cadence

Betrachten wir einige Technologien zur Reduzierung der Simulationen. Die Multi-Tone-Harmonic-Balance-Analyse zur Berechnung der Intercept-Punkte IP2 und IP3 ist eine zeitraubende Aufgabe. Für dieses Problem stellt Spectre RF eine Option für eine Harmonic-Balance-Analyse namens Rapid IP2 und Rapid IP3 zur Verfügung. Rapid IP2 und Rapid IP3 erfassen die Verzerrungen mittels einer nichtlinearen Kleinsignal-Analyse. Damit kann eine zeitraubende Multi-Tone-Harmonic-Balance-Analyse vermieden werden. Diese Beschleunigung ist wichtig, wenn sich lange Simulationszeiten für die Verifikation einer Vielzahl von PVT-Grenzwert-Simulationen oder Monte-Carlo-Analysen ergeben. Sobald die Worst-Case-Bedingungen mit PVT-Grenzwerten oder der Monte-Carlo-Analyse identifiziert wurden, kann die Harmonic-Balance-Analyse für eine ausführliche Simulation und Analyse genutzt werden. Rapid IP3-Ergebnisse werden im Bild 3 dargestellt, der IP3 wird aus den Simulationsergebnissen wie üblich durch Extrapolation automatisch ermitteln. Die Rapid-Triple-Beat-Analyse basiert auf der Rapid IPx-Analyse. Die Rapid-Triple-Beat-Analyse adressiert die Herausforderung der Simulation der Sender-Töne für den Empfänger. Wird diese Simulation mit einer Harmonic-Balance-Analyse durchgeführt, dann sind hierfür vier Großsignale erforderlich, was bedeutende Performance- und Konvergenz-Herausforderungen zur Folge hat. Die Rapid-Triple-Beat-Analyse erfordert dagegen nur eine Simulation mit genau einem Großsignal, um den periodischen Arbeitspunkt zu berechnen, dann wird die Verzerrung auf der Basis einer nichtlinearen Kleinsignalanalyse für die restlichen Töne berechnet. Durch die Verfügbarkeit von Rapid IP2, Rapid IP3 und Rapid-Triple-Beat-Analyse kann der Entwickler die Auswirkungen der Verzerrungen mit deutlich weniger Aufwand abschätzen, als nur mithilfe einer Multi-Tone-Harmonic-Balance-Analyse.

Hochfrequenz-Simulation.

Bild 2b: Ergebnisse der Monte-Carlo-Analyse für einen LNA. Cadence

Eine Simulation mit Prozess-Schwankungen hat mehrere Herausforderungen für den Entwickler zur Folge. Ein Beispiel für die Probleme, denen der Entwickler gegenübersteht ist die Frage, wie ein VCO charakterisiert werden soll. Wird ein VCO charakterisiert, dann wird dessen Performance typischerweise bei einer vorgegebenen Freilauf-Frequenz spezifiziert. Die Herausforderung besteht nun darin, dass die Eingangsspannung der Testbench festgelegt ist. Diese ist typischerweise so gewählt, dass sich die Zielfrequenz für die Nennbedingungen einstellt. Da die Freilauf-Frequenz aber Prozess-, Umgebungs- und Betriebsbedingungen unterliegt, müsste sich die Eingangsspannung bei jeder Simulation ändern. Die Lösung besteht darin, dass der Simulator die VCO-Eingangsspannung so verändert, dass dem VCO die gewünschte Frequenz aufgezwungen wird. In Bild 3 ist ein Beispiel für eine derartige VCO-Abstimmung dargestellt. In diesem Fall wird der VCO auf eine Frequenz von 3 GHz eingestellt, dann wird das Phasenrauschen bei 1-MHz-Offset von der Trägerfrequenz als eine Funktion der Schwingkreis-Induktivität gemessen. Durch eine automatische Abstimmung der VCO-Frequenz wird die Charakterisierung des VCO über den Prozess stark vereinfacht. Die VCO-Abstimmung ist nur ein Beispiel für die Tools, die der Entwickler für eine Charakterisierung mit Berücksichtigung der Schwankungen benötigt.

Hochfrequenz-Simulation

Bild 3: RapidIP3-Simulationsergebnisse. Cadence

Durch die Nutzung von Technologien, die für Analog-Designer entwickelt wurden, um die Einschränkungen der Prozess-Schwankungen zu überwinden, können die HF-Designer den Einfluss der Prozess-Schwankungen auf der Performance auch besser visualisieren.

Seite 1 von 212