Höhere Leistung durch kürzere Beinchen

Wir leben in einer datenhungrigen Zeit mit steigenden Energie- und Immobilienpreisen. Diese beiden Tatsachen haben eine enorme Auswirkung auf die Infrastruktur, die das Rückgrat unserer vernetzten Welt bildet. Und mit der Erwartung, dass jede neue Technologiegeneration bei kleinerem Platzbedarf mehr Leistung als die vorherige liefert, sind die Anforderungen an die Leistungsdichte enorm. Bei Leistungshalbleitern wie MOSFETs sprachen bis jetzt vor allem thermische Gründe gegen die Migration von traditionell bedrahteten MOSFETs hin zu oberflächenmontierten Alternativen. Mit der Kombination aus verbessertem Superjunction-Prozessen und Fortschritten beim SMD-Gehäusedesign ist es jetzt aber gelungen, hoch effiziente MOSFETs mit SMD-Gehäusen zu kombinieren, die den heutigen höheren Anforderungen von Systemen im Bereich der mittleren bis höheren Stromklassen gerecht werden.

Moderne Server brauchen beispielsweise mehr Leistung bei niedrigerer Spannung. Das bringt Herausforderungen mit sich, da höhere Ströme auch zwingend mehr Kupfer benötigen, um den Strom effizient zu übertragen. Schaut man sich heutige Rechenzentren an, so überrascht es nicht, dass die Leistungsdichten pro Rack steigen – Bodenfläche ist ein rares Gut und die Unternehmen tun ihr Möglichstes, um den Gewinn pro genutztem Quadratmeter zu optimieren. Noch 2006 enthielt ein Rack etwa 6 kW an Leistung. Für das Ende der Dekade wird eine knappe Verdreifachung dieses Werts prognostiziert. Das stellt die Entwickler von Leistungssystemen vor immer größere Herausforderungen.

Klar ist, dass der Wirkungsgrad eine große Rolle beim Meistern dieser Herausforderung spielt. Eine der Binsenweisheiten bei Leistungshalbleitern ist, dass man sich um „Wärme, die man nicht erzeugt, auch nicht kümmern muss“. Ein hoher Wirkungsgrad bedeutet, dass für eine definierte Aufgabe weniger elektrische Leistung benötigt wird und so Energiekosten gespart werden. Er ermöglicht darüber hinaus auch eine höhere Serverdichte, die wiederum die Immobilienkosten senkt. Zusätzlich gilt: Je weniger Abwärme entsteht, desto weniger Kühlbedarf fällt an, was wiederum Platz spart und die Energiekosten zusätzlich senkt.

Ausgangspunkte für ein Design mit hohem Wirkungsgrad und außerordentlicher Leistungsdichte sind die gewählte Topologie und insbesondere die Leistung der wichtigsten Energiekomponenten. Darum verfeinern Halbleiterhersteller ihre Prozesse immer weiter und entwickeln neue Technologien, durch die entscheidende Gütezahlen verbessert und höhere Wirkungsgrade erreicht werden. Doch das ist nur die halbe Wahrheit. Während oberflächenmontierte Bauteile in unteren Spannungsklassen bereits vor Jahren Einzug hielten, hinkt diese Gehäusetechnologie bei Leistungshalbleitern noch etwas hinterher.

Bild 1: Vergleich eines Superjunction-MOSFETs mit einem Standard-MOSFET. Infineon

Viele der fortschrittlicheren Halbleiterprodukte werden nach wie vor in klassischen Gehäusen für die Durchsteckmontage (TO-220 und TO-247 sind die am weitesten verbreiteten) verbaut. Solche Gehäuse bieten zwar thermische Vorteile, erfordern jedoch häufig einen zweiten, kostentreibenden Herstellungsschritt bei der Leiterplattenmontage. Und wie wir noch sehen werden, können auch die Kontaktstellen des Gehäuses eine Leistungsschranke darstellen.

Cool-MOS-Superjunction-MOSFETs

Die Cool-MOS-Produkte von Infineon Technologies basieren auf einer erprobten Technologie, die seit der Einführung der neuartigen Drain-Struktur im Jahr 1999 erheblich weiterentwickelt wurde. Mithilfe des von Infineon entwickelten Herstellungsverfahrens, das sich durch sehr hohe Qualitätsstandards auszeichnet, wurden inzwischen insgesamt mehr als 1,6 Milliarden Cool-MOS-Bauteile produziert und sind in oben genannten Anwendungen im Einsatz.

Cool-MOS-Superjunction-MOSFETs beruhen auf zwei Schlüsselprinzipien. Zunächst einmal ist der Durchlasswiderstand (R_DS(ON)) niedriger, da der Hauptstrompfad viel stärker dotiert ist als ein herkömmlicher Hochspannungs-MOSFET. Würden die p-Säulen unterhalb der Zellstruktur keine Ladungskompensationsstruktur ausbilden, könnte der Transistor aufgrund des stark dotierten n-Bereichs viel weniger Spannung sperren. Die präzise dimensionierten und dotierten p-Säulen stellen eine „Kompensationsstruktur“ dar, die den stark dotierten Strompfad ausgleicht und eine Raumladungszone ohne jegliche Nettoladung unterstützt, die zu einer hohen Sperrspannung führt.

Dieser Ansatz der MOSFET-Technologie wurde laufend weiterentwickelt – die Generation C7 konnte so die Bauteilkapazitäten stark reduzieren und erzielte gleichzeitig erstmals einen R_(ON)*A unter 1 Ω*mm². Die Abschaltverluste der C7 lagen 50 % unter denen der CP-Vorgängergeneration. Die siebte MOSFET-Generation C7 Gold stellt jetzt den nächsten Schritt dieser Fertigungstechnologie dar. Hier konnten die Ausschaltverluste um weitere 25 % gesenkt werden, R_DS(ON)*E_OSS´und R_DS(ON)*Q_g liefern die industrieweit besten Kennzahlen. Der neue Baustein führt zu einer höheren Systemeffizienz und bei hart schaltenden Topologien wie PFC zu einer Leistung, die an Wide-Band-Gap-Bausteine heranreicht.

TO-Leadless-Gehäuse

In vielen Mittel- bis Hochstrom-PFC-Topologien sind durchsteckmontierte Gehäuse in der Leistungsstufe keine Seltenheit. Auch bei den Gehäusen gab es in der Vergangenheit den allgemeinen Verbesserungen im Elektronikbereich folgend Neuerungen. So wurde aus dem TO-247 das TO-220 mit rund 50 % weniger Platzbedarf. Der Versuch, mit dem oberflächenmontierbaren D²PAK-Gehäuse (das immerhin schon reduzierte Pinlängen aufweist) in den oberen Leistungsklassen einer PFC Fuß zu fassen, scheiterte bisher an dem Kühlpfad durch die Leiterplatte.

Mit Pins sind zwei Probleme verbunden. Diese erfordern bei der Durchsteckmontage einerseits, dass eine andere Fertigungstechnik eingesetzt wird wie beispielsweise Wave- oder, schlimmer noch, manuelles Löten. Anderseits führen die Pins im Gehäuse zu Induktivitäten, die der Steuerspannung entgegenwirken, sodass der anschließende, langsamere Einschaltvorgang den Wirkungsgrad verringert.

Bild 2: Vergleich zwischen C7- und G7-Technologie von Infineon hinsichtlich Gehäusegröße und Induktivität sowie RDS(ON)-Höchstwerten. Infineon

Genau hier setzt das neue TO-Leadless-Gehäuse von Infineon an. Bild 2 zeigt die Maße des neuen Gehäuses im Vergleich zu früheren.

Bild 3 vergleicht das TO-Leadless-Gehäuse direkt mit einem herkömmlichen SMD-Gehäuse wie D²PAK. Das neue Gehäuse verzichtet auf abstehende Beinchen und senkt dadurch die Gehäuseinduktivität von 5 auf 1 nH. Gleichzeitig wird eine Platzeinsparung von 60 % möglich.

Gehäuseinduktivität von 5 auf 1 nH

Bild 3: Das TO-Leadless-Gehäuse zeigt im Vergleich zu D2PAK erhebliche Platz- und Leistungsvorteile. Infineon

Das neue TO-Leadless-Gehäuse vereinfacht den Montageprozess. Vollständig bleifrei entspricht das Gehäuse der höchsten Feuchtigkeitsklasse (MSL1) und vereinfacht dadurch die Handhabung auf der Fertigungsstraße. Es kann sowohl im Wave- als auch Reflow-Verfahren gelötet werden. Neben dieser hohen Flexibilität verfügt es über verzinnte Anschlüsse mit eingearbeiteten trapezförmigen Rillen zur Qualitätsverbesserung der Lötverbindung. Die Nahtstelle zwischen Gehäuse und PCB ist besser sichtbar, sodass eine vollständig Benetzung und damit die Verbindungsqualität beim Endprodukt mittels einer einfachen, automatischen, optischen Kontrolle sichergestellt werden kann.

Der IPT65R033G7 vereint erstmals die Vorzüge der Cool-MOS-C7-Gold-Technologie mit denen eines TO-Leadless-Gehäuses. Er stellt damit eine neue Art Leistungstransistor dar, der den Entwicklern einige besondere Vorteile bei der Konzeption von Leistungssystemen der nächsten Generation bietet.

Das Gehäuse kann in einer standardmäßigen 3-Pin-MOSFET-Konfiguration oder optional mit einer zusätzlichen Verbindung an die Source (Kelvin) angeschlossen werden. Mit diesem Referenzpotenzial für die Gate-Steuerspannung können Spannungsabfälle durch die ohnehin auf 1 nH reduzierte Induktivität am Source-Pin auch noch ausgeschaltet werden. Diese Besonderheit ermöglicht einen einfachen Betrieb mit höherem Wirkungsgrad – insbesondere für einen Betriebszustand unter Volllast.

Das Bauteil verfügt über einen Durchlasswiderstand von lediglich 33 mΩ (maximal). Seine weiteren Kennzahlen sind eine typische Gateladung (Q_g) von nur 110 nC und ein E_oss von 13,5 uJ bei 400 V. Durch das neue TO-Leadless-Gehäuse misst er nur 10,10 mm × 11,88 mm × 2,4 mm.

Wie aus den Diagrammen in Bild 4 ersichtlich ist, liefert die neue C7-Gold-Technologie nutzbare Leistungsvorteile mit erheblicher Auswirkung auf Power-Designs.

Bild 4: Der höhere Wirkungsgrad des TO-Leadless-Gehäuses im Vergleich zum viel größeren, herkömmlichen TO-247-Gehäuse beruht auf dem niedrigeren RDS(ON) und dem 4-Pin-Anschluss mit Kelvin-Source. Infineon

Zusammenfassung

Durch die entscheidenden Vorteile der C7-Gold-Technologie mit niedrigem R_(on)*A (< 1 Ω/mm²) kann ein geringer R_DS(ON) (33 mΩ) erzielt werden. Verbesserte Kennzahlen wie R_DS(ON)*E_OSS und R_DS(ON)*Q_g führen zusammengenommen zu einem verbesserten Wirkungsgrad und damit zu weniger Abwärme.

Bild 5: Die niedrigere Temperatur basiert auf dem höheren Wirkungsgrad durch die C7-Gold-Technologie und den Einsatz des 4-Pin-Anschlusses mit Kelvin-Source. Infineon

Der Wirkungsgrad wird durch die Eigenschaften des TO-Leadless-Gehäuses mit geringerer Gehäuse-Source-Induktivität (~ 1 nH) und den Einsatz des 4-Pin-Anschlusses mit Kelvin-Source weiter verbessert.

Zusammen mit dem geringen Platzbedarf (115 mm²) und der verbesserten thermischen Leistung des TO-Leadless-Gehäuses (R_thJA von 35 °K/W) können Entwickler mit dieser MOSFET-Technologie erstmals ein SMD-Gehäuse in hart schaltenden Topologien wie PFC von bis zu 3 kW verbauen.

Die beschriebenen Eigenschaften entsprechen den Anforderungen für moderne Server-, Telekommunikations- und Solaranlagen, durch automatische Fertigungsprozesse und höhere Leistungsdichten kontinuierlich Kostensenkungen zu erzielen.

Die hohe Qualität des TO-Leadless-Gehäuses mit MSL1-Wertung, das Reflow- und Wave-gelötet werden kann, wirkt sich vorteilhaft auf die Herstellung dieser Anwendungen mit langer Nutzungsdauer aus. Außerdem ist das Gehäuse für Industrieanwendungen gemäß JEDEC (J-STD20 und JESD22) zertifiziert und wird in Kürze auch für andere Technologien wie das Cool-GaN-Produktportfolio von Infineon zur Verfügung stehen.

(ah)