Norm Taffe, VP bei Cypress: „Das Arbeiten mit diesem Tool unterscheidet sich sehr vom herkömmlichen Embedded-System-Design… Es ähnelt in vielen Punkten der FPGA-Design-Methode." (Foto: Alfred Vollmer)

Norm Taffe, VP bei Cypress: „Das Arbeiten mit diesem Tool unterscheidet sich sehr vom herkömmlichen Embedded-System-Design… Es ähnelt in vielen Punkten der FPGA-Design-Methode.“ (Foto: Alfred Vollmer)

Die neuen skalierbaren Plattformen PSoC 3 und PSoC 5 kombinieren programmierbare präzise Analogfunktionen und digitale Logik mit MCU-Subsystemen auf 8051- (PSoC 3) beziehungsweise ARM-Cortex-M3 –Basis (PSoC 5).

Cypress stellt im Rahmen seiner Programmable-System-on-Chip-Reihe (PSoC) zwei neue Architekturen vor, die sich durch deutlich höhere Performance und niedrigeren Stromverbrauch als die bisherigen PSoC-Produkte auszeichnen und damit neue Märkte im Bereich der 8 , 16 und (mit Einschränkungen) 32-bit-Applikationen erschließen. Die PSoC-3-Architektur basiert auf einem neuen 8051-Prozessor mit bis zu 33 MIPS, während es die PSoC-5-Architektur mit ihrem 32-bit-Prozessor ARM Cortex-M3 auf bis zu 100 DMIPS bringt.

Die neuen Architekturen wurden auf die Anforderungen extrem stromsparender Applikationen abgestimmt. Sie bieten dazu einen von 5,5 V bis 0,5 V herab reichenden Betriebsspannungsbereich und nehmen im Hibernate-Modus nur 200 nA (PSoC 3) beziehungsweise 300 nA (PSoC 5) auf. U

nterstützt werden die Familien PSoC 3 und PSoC 5 durch die neue Designsoftware PSoC Creator, die den Entwicklern eine durchgängige programmierbare Designplattform bietet. PSoC Creator führt ein schaltplanbasiertes Design-Eingabeverfahren mit umfassend getesteten, vorgefertigten Komponenten ein, was ein intuitives Arbeiten ermöglicht. „Die in den Architekturen enthaltenen hochpräzisen programmierbaren Analog-Ressourcen lassen sich als ADCs, DACs, TIAs, Mischer, PGAs, Operationsverstärker usw. konfigurieren“, erläutert Norm Taffe, Executive Vice President Consumer & Computation Division im Gespräch mit elektronik industrie.

Enthalten sind außerdem verbesserte, auf programmierbarer Logik basierende digitale Ressourcen, die sich nicht nur als 8 , 16 , 24 und 32-bit-Timer, Zähler und PWMs konfigurieren lassen, sondern auch die Implementierung ausgefeilterer digitaler Peripheriefunktionen wie etwa CRC (Cyclic Redundancy Check), PRS-Generatoren (Pseudo Random Sequence) oder Quadraturdecoder ermöglichen. Taffe: „Designer haben die einzigartige Möglichkeit zur individuellen Ausgestaltung des digitalen Systems mithilfe der in PSoC 3 und PSoC 5 verfügbaren, alle Features bietenden, PLD-basierten Universallogik.“ Unterstützt wird diese Embedded-Design-Plattform durch PSoC Creator.

Diese Software bietet den Kunden die Auswahl unter Bibliotheken mit getesteten analogen und digitalen Peripheriefunktionen von Cypress, die sich mit intuitiven Assistenten und APIs an die spezifischen Design-Anforderungen des Anwenders anpassen lassen. Alle diese Peripheriefunktionen und APIs sind für die PSoC-3- und PSoC-5-Architektur identisch, so dass eine direkte Migration zwischen 8, 16 und 32 bit nichts im Wege steht. Allerdings räumt Norm Taffe ein, dass es „keinen direkten Migrationspfad von PSoC 1 auf PSoC 3 und 5 gibt“. Um Ingenieuren beim Start neuer Projekte mit den Architekturen PSoC 3 und PSoC 5 zu helfen, bietet Cypress zwei Design-Kits an.(av)