Die Firma stellt eine IDT Multi-Queue-FIFO-Familie vor, die Queueing und Scheduling in Hochleistungs-Netzwerkapplikationen, wie Terabit-Router, Multi-Service Switching-Plattformen sowie Mobilfunk-Basisstationen ermöglicht. Die Architektur verbindet High-Speed Queueing-Logik mit einem integrierten FIFO-Speicherkern und liefert damit einen Standard Funktionsblock, der die Leistung der Hardware-Lösungen von Packet Scheduling und Queueing-Einheiten in Routern und Switches erhöht.


Queueing, Scheduling und Klassifizierungsaspekte sind für Systemdesigner wichtig, die bei garantierter Bandbreite und Quality of Service (QoS) Maßstäbe setzen möchten. Multi-Queue FIFOs erreichen eine kontinuierliche Übertragungsrate von 7,2 Gb/s – vergleichbar dreier OC-48-Ströme in einem Gerät. Die Familie bietet eine breite Palette an Konfigurationen mit Speicherdichten bis 2 Mbit pro Baustein.


Wenn höhere Speicherdichten erforderlich sind, können die Bausteine kaskadiert werden, um bis zu 256 nach Priorität geordnete Queues zu implementieren und so Skalierbarkeit zu erlauben. Zusätzlich zu den Byte-Grenzwerten gibt das Multi-Queue FIFO bei Paketverarbeitung pro Queue getrennt an, ob mindestens ein vollständiges Paket zur Weiterverarbeitung bereit steht. Die Bausteine bieten unabhängige Schreib- und Lese-Takteingänge. Eine kontinuierliche Queue-Statusanzeige optimiert die Echtzeitleistungsfähigkeit des Sytems. Busbreiten-Matching ermöglicht, jeden Port mit einer Busbreite von x9, x18 oder x36 zu konfigurieren und erlaubt so einen nahtlosen Übergang zwischen Systemen unterschiedlicher Datenbusbreite.