Innovative Systemintegration

Was sich scheinbar widersprüchlich anhört, findet heutzutage auf einer Leiterplatte, zum Teil sogar in einem Package statt – innovative Systemintegration. Hochminiaturisierte Komponenten neben Leistungsbauelementen aufzubauen oder LEDs und Bildsensoren zu integrieren, erfordern Höchstleistungen in der Entwicklung entsprechender Technologien und Anlagen.

Dazu muss die Produktion sicher beherrscht werden. Denn derartige Baugruppen müssen oft nach Kundenwunsch in kleinen Stückzahlen, aber in gleichbleibend hoher Qualität gefertigt werden. Um hier erfolgreich zu sein, ist es notwendig, dass alle technologischen Abteilungen eines Unternehmens effizient zusammenarbeiten und auch in der Lage sind, bei Bedarf zielgenau externes Wissen von Forschungs- und Fertigungspartnern einzubinden.

Neues Konzept: Vormittags Kongress – nachmittags Messe

Wie es möglich ist, diese Herausforderungen zu meistern, zeigt die diesjährige Messe SMT Hybrid Packaging 2013. Innovation, Vernetzung und Effizienz in der Entwicklung und Produktion sind das zentrale Thema von Ausstellung und Kongress. In diesem Jahr werden damit Messe und Kongress noch enger zusammenrücken. Der Kongress wird erstmalig an zwei Tagen vormittags stattfinden, so dass die Besucher am Nachmittag die Möglichkeit haben, sich auf der Messe umzuschauen. Denn dort finden sie die entsprechenden Anbieter und Praktiker zu den am Vormittag vorgestellten Innovationen. Natürlich besteht auch weiterhin die Möglichkeit einer vertiefenden Diskussion in den fachspezifischen Tutorials.

Inhaltlich orientiert sich der Kongress an der langen Liste von aktuellen Entwicklungsschwerpunkten für zukünftige elektronische Baugruppen, wie etwa hohe Schaltströme, hohe Spannungen, höchste Schaltfrequenzen, steigende Betriebstemperaturen, neuartige Fertigungstechnologien, hohe Zuverlässigkeit und Langzeitstabilität sowie die Einhaltung strenger Richtlinien zur elektromagnetischen Verträglichkeit und zur Umweltschonung. Eine weitere aktuelle Herausforderung ist die Integration von Sensorik und Logik, angepasst und optimiert hinsichtlich Funktionalität und Einsatzbelastung. Dabei werden sowohl branchenspezifische Beispiele als auch internationale Trends vorgestellt.

Auf die zunehmend komplexeren und übergreifenden Anforderungen an Elektronik hat der Kongressbeirat reagiert, in dem nicht mehr ein einzelnes, sondern zwei aktuelle Themen im Mittelpunkt des Kongresses stehen.

Erster Themenblock:Aufbautechnologien und Packaging auf Waferebene

Neuartige Anwendungsmöglichkeiten für Elektronik, etwa in der Computer-, Medizin- oder der Kommunikationstechnik, lassen sich nach wie vor nur durch eine stark erhöhte Integrationsdichte erschließen. Der Kongress diskutiert am ersten Tag unter dem Motto „Aufbautechnologien und Packaging auf Waferebene – Kleinere Systeme gibt es nicht“ den Status Quo und die Trends beim Waferlevel-Packaging, auch mit Fokus auf die 3D-Integration. Ausgewiesene Experten von namhaften Firmen und Instituten (Intel Mobile Communications, Nanium, Fraunhofer, Asahi Glas, Hitachi-Dupont, NXP, Awaiba) stellen entlang der Wertschöpfungskette Designregeln, Material- und Substratentwicklungen sowie moderne Technologien für das Waferlevel-Packaging und dessen Anwendung vor.

Ein zentrales und zukunftsorientiertes Thema wird auch die 3D-Heterointegration sein, denn diese ist derzeit eine der zentralen Technologiestrategien der Aufbau- und Verbindungstechnik. Damit lassen sich auch zukünftig die Anforderungen an elektronische Systeme bezüglich Leistungsfähigkeit, Miniaturisierung, Energie- und Kosteneffizienz erfüllen. Die 3D-Heterointegration könnte auch als Basistechnologie etwa für Cyber Physical Systems dienen. Eine 3D-Integration lässt sich auf den unterschiedlichsten Wegen erreichen, wobei System-in-Package-Lösungen (SiP) die größte wirtschaftliche Bedeutung zukommt. Experten stellen während des Kongresses die verschiedenen SiP-Ansätze vor. Die Bandbreite reicht dabei von gestapelten Chips (MPU, Memories, ASICS und Ähnliches), der Verwendung von Zwischenträgern (TSV-Interposer oder auch Sensorsysteme) bis hin zu in Zwischenträgern eingebettete Komponenten oder auch das Wafermolden.

Zweiter Themenblock: Robuste Baugruppen und Hochtemperaturkontaktiertechniken

Auch weiterhin dringt die Elektronik in Betriebsbereiche vor, die für deren Anwendung vor kurzem noch undenkbar gewesen wären. Widerstandsfähigkeit und Langlebigkeit gegenüber ungekannten Belastungen ist hier gefordert. Wie sich diese Anforderungen meistern lassen, zeigt der zweite Tag mit dem Thema „Robuste Baugruppen und Hochtemperaturkontaktiertechniken“. Kompetente Firmenvertreter (ASE Group, Infineon, Fraunhofer, Schweizer Elektronik, Baker Hughes Inteq, Bosch) bereiten das Thema aus Sicht der Komponenteneigenschaften, der Kontaktierung, der Materialien und Substrate sowie der Integrationstechniken und Anwendungserfahrung bei extremen Belastungen umfassend auf. Technologie- und Produktzuverlässigkeit ist hierbei integraler Bestandteil. Dazu ist es unabdingbar, die in leistungselektronischen Bauelementen entstehende Wärmeenergie zuverlässig abzuführen.

Hierzu ist es nötig, den gesamten Wärmepfad in einem Systemansatz zu betrachten und zu optimieren. Neben der Optimierung des thermischen Designs ist die Berücksichtigung der thermo-mechanischen Zuverlässigkeit von entscheidender Bedeutung. Bereits in der Designphase können entscheidende Parameter optimiert werden, um eine möglichst hohe Zuverlässigkeit zu garantieren. Aktuelle Forschungsaktivitäten vertiefen das Wissen um thermo-mechanische Ausfallmechanismen durch die Berücksichtigung des transienten Materialverhaltens, der Alterung sowie der Fehlermechanismen bei neuartigen Materialkombinationen und Kontaktabmessungen

Beide Themenblöcke behandeln letztendlich Fragen, wie sich die Leistungsfähigkeit konventioneller Materialien und Technologien besser nutzen und sich zudem neuartige Ansätze in Richtung optimierter Systemintegration gezielt umsetzen lassen. Gleichzeitig wird adressiert, welche Ansätze für den effizienten Entwurf und optimierte Prozessabläufe im Mittelpunkt stehen und was derzeit den Weg in Produkte und Anwendungen findet. Dabei gilt es, minimale Ausfälle und eine erhöhte Lebensdauer zu berücksichtigen. Abgerundet wird das Programm durch Beispiele aus der betrieblichen Praxis.

Klaus-Dieter Lang (Fraunhofer IZM) und Jan Kostelnik (Würth Elektronik) werden die Moderatoren sein. Thorsten Meyer (Intel Mobile Communications) sowie Kay Essig (ASE Group) führen jeweils mit übergreifenden Vorträgen ein.

Halle 6, Stand 332

(mrc)