Die im 10-nm-Prozess gefertigten Agilex-FPGAs sollen Datenübertragungsraten von 100 Gbit/s bis 1 Tbit/s (28 Gbit/s bis 112 Gbit/s pro Kanal) bieten und werden in drei verschiedenen Serien erscheinen.

Agilex

Transceiver bis 112 Gbit/s pro Kanal und PCI Gen5 sind die Hightlights der Agilex-FPGAs. Intel

Die Serie F besitzt bis zu 58 Gbit/s Transceiver, PCIe Gen4- und DDR4-Schnittstellen sowie als Option den ARM Cortex A53. Die Leistungsstärkere Serie I hat mit bis zu 112 Gbit/s schnellere Transceiver, PCIe Gen5- und DDR4-Schnittstellen, standardmäßig den ARM Cortex A53 sowie als Option CXL, die den Anschluss an Xeon vereinfacht. Das Flaggschiff wird die Serie M sein, die zusätzlich zu den Leistungsmerkmalen der Serie I auch DDR5- und die hauseigene Optane-Speicherschnittstellen besitzt sowie die HBM-Option (High Bandwidth Memory). Einzelne Funktionsblöcke lassen sich als sogenannte Chiplets über Interposer-Technik 3D-integrieren (eigentlich also 2,5 D). So sind zum Beispiel auch Tiles der vor rund einem Jahr zugekauften Firma eASIC oder anderer ASICs relativ leicht einbaubar. Als Entwicklungswerkzeuge werden Quartus auf der Hardware-Seite sowie für die Programmierung OneAPI (inklusive VTune und Advisor) zur Verfügung stehen.