Bizen soll dort ansetzen, wo CMOS ob immer kleinerer Strukturgrößen und steigender Komplexität vielen vor allem kleineren Halbleiterherstellern Probleme bereitet. Die Prozesstechnologie soll die Durchlaufzeiten eines Wafers von etwa 15 auf drei Wochen reduzieren, gleichzeitig die Geschwindigkeit erhöhen und eine höhere Gatedichte als CMOS bieten. Zusätzlich fallen für die Bizen-Technologie maximal acht Lagen an, was die Komplexität deutlich reduziert und durch weniger Fotomasken auch die Kosten für die Technologie deutlich unter CMOS-Level hält.

Flip-Flop-Design

Mit Bizen-Technologie ist dieses Flip-Flop-Design gerade einmal 45 µm × 37 µm groß und umfasst acht Schichten. In CMOS-Aufbau würde es dieses Design auf eine Größe von 112 µm × 37 µm bringen. Search For The Next

David Summerland, CEO von Search For The Next (SFN) erklärt: „Mit immer kleineren Geometrien gerät die CMOS-Technologie physikalisch an ihre Grenzen. Wir gingen direkt zurück an den Anfang der Mikroelektronik und haben einen Weg gefunden, Quanten-Tunneling-Mechanismen im Silizium oder in Wide-Bandgap-Halbleitern wie GaAs kommerziell nutzbar zu machen. Das Resultat der Arbeiten ist die Bizen-Technologie (Bipolar / Zener), die die Vorteile traditioneller Bipolar-Prozesstechnologie gezielt nutzt und die Nachteile dieser Technologie durch Quantum-Tunneling umgeht. Der Materialeinsatz bei der Herstellung der Schaltkreise geht damit um zwei Drittel zurück – und das bei höherer Geschwindigkeit, höherer Gate-Dichte und geringerer Leistungsaufnahme“. Andere CMOS-Alternativen, wie zum Beispiel Metal-Air-Gap-Technologie und MESO seien laut Summerland noch weit davon entfernt, sich zum Standardprozess qualifiziert zu haben.

Nachteil der Bipolartechnologie entschärft

Die bipolare Technologie war traditionell durch die dafür notwendigen Widerstände stark eingeschränkt. Gerade im Low-Power-Bereich können sie besonders hohe Werte annehmen. Im Gegensatz dazu verwendet ein Bizen-Transistor Quanten-Tunnel-Mechanismen, sodass die Entwickler – wie bei MOS-Bauelementen – den Widerstand eliminieren und den jetzt gut steuerbaren Strom nutzen können. Die ermölglicht die Realisierung einer Schaltung mit sehr geringer Leistung, bei der der Transistor normally-on, aber nicht gesättigt ist und sich durch eine isolierte Tunneelverbindungn steuern lässt anstatt durch einen direkten Metallkontakt zur Basis. Der Transistor öffnet laut Summerland bereits bei Spannungen um 200 bis 300 mV.

Mit der Bizen-Technologie können Designer daher eine einfache Schaltung mit weitaus weniger Schichten und einer höheren Logikdichte erstellen. Bereits vier bis acht Schichten sind ausreichend, damit ein Bizen-Transistor sowohl Nieder- als auch Hochspannungsbetrieb unterstützt. Im Vergleich dazuu sind in CMOS-Technologie zehn bis siebzehn Schichten notwenig. Damit nimmt die Komplexität der Schaltungen deutlich ab und die Integrationsdichte zu. Ein weiterer Vorteil ist laut Summerland, dass sich diese Technologie auch in schon bestehenden Fabriken herstellen lässt, die sonst nicht mehr in der Lage sind, Leading-Edge-Logikschaltkreise herzustellen.

Seit Mitte 2017 arbeitet SFN mit Semefab zusammen, um Prozessentwicklung und Qualifikation der Technologie bis hin zur Serienreife weiterzuentwickeln. Für das Chipdesign entwickelten die Kooperationspartner alle notwendigen Modelle von Grund auf neu. Der Bizen-Prozess unterstützt 650-V-Silizium-Bauelemente, 1000-V-GaAs-ICs und kommt ohne SOI aus.