Jasper Gold

Die Superlint- und CDC-Apps verbessern die IP-Design-Qualität durch die Reduzierung späterer RTL-Änderungen um bis zu 80 Prozent und verkürzen die IP-Entwicklungsdauer gegenüber bestehenden Verifikationslösungen um bis zu vier Wochen. Cadence

Auf Grund der immer größeren, komplexeren Designs muss robustere IP entwickelt werden, die in mehreren SoCs wiederverwendet werden kann. Signoff-Prüfungen, die bisher auf Ebene der Netzlisten-Implementierung erfolgten, müssen nun während des RTL-Designs durchgeführt werden. Konventionelle statische Lint- und CDC-Tools können eine hohe Qualität des RTL-Codes nicht effizient sicherstellen.

Mit der Verfügbarkeit der jetzt vorgestellten formalen RTL-Signoff-Technologien von Jasper Gold haben Entwickler nun Zugriff auf umfangreiche funktionelle Prüfungen und ein formal-orientiertes intelligentes Debugging, um Violation Noise zu reduzieren, eine der aktuell größten RTL-Signoff-Herausforderungen. Die Superlint- und CDC-Apps sind voll in die leistungsstarke Jasper Gold Visualize Debugging-Umgebung integriert und nutzen eine bereits bekannte formale Intelligenz, um die Debugging-Effizienz für RTL-Designs zu erhöhen. Zusätzlich beinhalten beide Apps die bestehenden formalen Fähigkeiten, um das Waiver-Handling zu verbessern. Die Entwickler können jetzt das Signoff mit einem robusten, wiederverwendbaren und CDC-sauberen RTL-Code in der Verifikations- und Implementierungsphase durchführen.

In der Superlint-App hat Cadence konventionelle RTL-Linting- und formale Verifikationsfähigkeiten kombiniert, welche vollständige funktionelle Prüfungen automatisch aus RTL ableiten. Ähnlich bietet die CDC-App einen metastabilen Injektions-Flow für eine strenge CDC-Verifikation entweder in formalen Cadence Jasper Gold oder in den Xcelium Parallel Simulator-Umgebungen für ein umfassenderes Signoff.

Die beiden Apps unterstützen auch die System Design Enablement (SDE) Strategie des Unternehmens, die System- und Halbleiter-Unternehmen eine effizientere Realisierung von kompletten, differenzierten Endprodukten ermöglicht. Die Verification Suite besteht aus Core-Engines, Verification-Fabric-Technologien und Lösungen, welche die Design-Qualität und den Durchsatz erhöhen sowie die Verifikationsforderungen für unterschiedliche Anwendungen und vertikale Segmente erfüllen.