Mit neuen Verfahren für Sendertests, die das Signal-Augendiagramm nach der Entzerrung messen, Loopback-Empfängertests mit einer Bitfehlerrate (BER) zur Überprüfung der Geräte- und Systemzuverlässigkeit sowie einer Logikanalyse zur Fehlersuche bei komplexen DDR5-Traffic-Transaktionen, um die Quelle der Systeminstabilität zu identifizieren, soll die Design- und Test-Workflow-Lösung von Keysight es Hardware-Ingenieuren ermöglichen, ihr Zeitfenster für die Markteinführung einzuhalten.

DDR Methology

Die Design- und Test-Workflow-Lösung von Keysight soll Produktentwicklungszeiten für DDR5-DRAM-Systeme (Double-Data-Rate Dynamic Random-Access Memory) reduzieren. Keysight

Pathwave ADS Memory Designer für DDR5 und eine Simulationsumgebung, die sich den aktuellen Herausforderungen der Entwickler stellt, vervollständigen die Lösung. Zu den Hauptmerkmalen der Simulationsumgebung zählen unter anderem die Vorhersage der Leistung, Optimierung eines Designs und Durchführung virtueller Sender-Compliance-Tests, bevor es zur Realisierung des ersten Hardware-Prototyp kommt. Weitere Merkmale sind eine verringerte Einrichtungszeit der Simulation von Stunden auf Minuten durch Funktionen wie DDR-Komponenten, intelligente Drähte und eine intelligente Speichersonde. Auch eine erhöhte Simulationsgenauigkeit für DDR5 durch Darstellung der Empfängerentzerrung mit den Modellen des IBIS-AMI (Algorithmic Modeling Interface) ist möglich.

Die Design- und Test-Workflow-Lösung von Keysight besteht aus dem folgenden Produktportfolio: Modellierung und Simulation (W2225BP), Tastköpfe und Interposer, Sendertest mit Oszilloskopen und Compliance-Software (Infiniium UXR, N6475A), Empfänger-Testvorrichtungen, Empfängertestlösung für Loopback-Bitfehlerratentests (M8020A, M80885RCA), Logikanalyse (U4164A, B4661A) sowie Stromschienen-Tastköpfe (N7024A).