In modernen Leistungsmodulen erhält die Aufbau- und Verbindungstechnik eine immer größere Bedeutung. Die Fortschritte im Bereich der Entwicklung und Verbesserung der Chiptechnologie – insbesondere der Siliziumkarbid-Leistungshalbleiter – führen neben schnelleren Schaltfrequenzen und niedrigeren Schaltverlusten zu immer höheren Leistungsdichten und erlauben den Betrieb bei höheren Sperrschichttemperaturen. Gleichzeitig ermöglicht die Reduzierung der Chipgröße eine Verkleinerung der Packagegröße, was wiederum die Anforderungen an die Aufbau- und Verbindungstechnik steigen lässt. Für die zuverlässige Kontaktierung von Halbleitern auf einem Substrat oder von ganzen Packages auf einem Kühlkörper ist Niedertemperatursintern eine geeignete Technologie.

Modulaufbau mit dem Die Top System und dicken Kupfer-Bonddrähten

Drahtbonden ist aufgrund des robusten Prozesses und der hohen Flexibilität eine in allen Bereichen der Elektronik weit verbreitete Technologie zur Kontaktierung von Bauelementen. In der Leistungselektronik werden Bonddrähte aus Aluminium mit Durchmessern zwischen 100 und 500µm seit langem erfolgreich eingesetzt. Die neuen Chiptechnologien, steigende Anforderungen an Effizienz und Zuverlässigkeit setzen der Verwendung von Aluminium als Kontaktmaterial Grenzen. Um die Zuverlässigkeit der oberseitigen Kontaktierung eines Chips zu erhöhen, wäre es von Vorteil, Bonddrähte aus Aluminium durch solche aus Kupfer zu ersetzen. Kupfer besitzt allerdings im Vergleich zu Aluminium eine wesentlich höhere Härte, was zu erheblichen Problemen beim Drahbonden mit den meisten am Markt etablierten Chiptechnologien führt:

  • Der harte Kupferdraht lässt sich nur schwer auf gängigen Chipmetallisierungen (Al oder Al-Legierungen, NiAu, Pd, Ag) bonden.
  • Die empfindliche Chipoberseite wird während des Bondprozesses stark belastet und sehr leicht beschädigt.

Das Die Top System (DTS) von Heraeus Electronics stellt das Bindeglied zwischen empfindlicher Chip-Oberseite und dicken Cu-Bonddrähten dar (Bild 1). Es besteht aus einer Silber-Sinterschicht auf hochreinem Kupfer und schützt damit den Chip vor den im Vergleich zum Aluminium-Bonden viel höheren Bondkräften. Gleichzeitig verteilt es die durch den Stromfluss durch die Halbleiter entstehende Wärme gleichmäßiger auf die Chipfläche und reduziert lokale Temperaturspitzen. Der Stromfluss wird ebenso gleichmäßig über fast die gesamte Kontaktfläche verteilt, was zu einem verbesserten Verhalten im Kurzschlussfall führt. Dies verbessert ebenso die Kurzschlussfestigkeit. Einer symmetrischen Positionierung der einzelnen Bonds kann weniger Bedeutung zukommen. Die hohe Flexibilität des Drahtbondens bleibt nun auch bei der Verwendung von dicken Kupfer-Bonddrähten in Leistungsmodulen erhalten.

DTS gesintert auf IGBT (90µm, RENESAS), kontaktiert durch 8 Drähte PowerCu soft 400µm. Steueranschluss 300µm AL H11, Substrat Ag beschichtete AMB von HET. Heraeus Electronics

Bild 1: DTS gesintert auf IGBT (90µm, RENESAS), kontaktiert durch 8 Drähte PowerCu soft 400µm. Steueranschluss 300µm AL H11, Substrat Ag beschichtete AMB von HET. Heraeus Electronics

Das DTS basiert auf der sogenannten Bond Buffer-Technologie von Danfoss Silicon Power. Bei seiner Industrialisierung durch Heraeus wurde auf aus der Halbleiterherstellung bekannte Prozesse zurückgegriffen. Ziel war es, dem Modulhersteller den Umgang mit dem Drucken der Sinterpaste weitestgehend abzunehmen und die Handhabung einfach zu gestalten. Das DTS besteht aus einer dünnen Kupferfolie, auf die einseitig Sinterpaste appliziert wird. Die Sinterpaste wird getrocknet und damit in einen liefer- und lagerfähigen Zustand versetzt. Zusätzlich können kleine Klebepunkte aufgebracht werden, die Eigenschaften ähnlich eines B-Stage-Klebers haben. Die Klebepunkte (Pre-Applied-Adhesive PAA) werden beim Kunden durch den Einsatz von Wärme aktiviert. Sie übernehmen die Funktion der temporären Fixierung des DTS auf der Oberseite des Halbleiters bis zur vollständigen Versinterung. Die Notwendigkeit der Fixierung durch Klebepunkte hängt im Wesentlichen von der Oberflächenbeschaffenheit und der Größe des verwendeten Halbleiters ab. Des DTS kann daher auch ohne Klebepunkte geliefert und erfolgreich appliziert werden. Die Geometrie und die Funktionsschichten des DTS werden an die Geometrie der verwendeten Halbleiter unter Berücksichtigung individueller Kundenanforderungen angepasst.

Die nächste Generation der Aufbau und Verbindungstechnik

Der Einsatz des Niedertemperatur-Sinterns zur Kontaktierung der Leistungshalbleiter auf dem Substrat verlagert den Fehlermechanismus, der zum Ausfall der Module in aktiven Lastwechseltests führt auf die Oberseite des Chips. Die Standardtechnologie zur Oberseitenkontaktierung ist das Ultraschall-Drahtbonden von Aluminiumdrähten mit Durchmessern zwischen 100 und 500µm. Der Wechsel zu Kupfer als Kontaktmaterial bringt viele Vorteile: die Stromtragfähigkeit erhöht sich um 50 %, die thermische Leitfähigkeit um 70 % und die Schmelztemperatur um 60 %. Es kann mehr Strom bei gleichem Querschnitt übertragen werden was dem Trend der immer höher werdenden Leistungsdichte der Halbleiter entgegenkommt. Die höhere Schmelztemperatur von Kupfer (1080 °C / Al: 660 °C) stärkt zusätzlich die Prozesssicherheit im Betrieb, zum Beispiel bei Stromspitzen und Überlast. Prozesstechnisch stellt die fünfmal höhere Zugfestigkeit zunächst eine Herausforderung dar. Erst in Kombination mit einer auf dem Halbleiter aufgebrachten Kupferlage wird das Bonden von dicken Kupferdrähten ermöglicht. Das druckgesinterte DTS bildet einen Puffer, um die circa viermal so hohen Bondkräfte aufnehmen zu können.

Es hat sich herausgestellt, dass für den Einsatz auf dünnen IGBT und Dioden die Kupferdicke von 50µm einen guten Kompromiss darstellt. Sie ist dick genug, um den Halbleiter vor den Bondkräften von bis zu 500 µm dicken Kupfer-Bonddrähten oder 2 mm breiten und 200 µm dicken Kupfer-Bändchen zu schützen. Gleichzeitig ist sie dünn genug, um hervorragende Ergebnisse in den Lebensdauertests bringen zu können. Die Stärke der vorapplizierten und getrockneten Sinterschicht beträgt nach dem Drucksintern ca. 20-25 µm (Bond Line Thickness).

Das auf der Oberseite des Leistungshalbleiters aufgebrachte DTS mit Kupfer-Bonddrähten hat einen enormen Einfluss auf die Zuverlässigkeit: Aufnahmen mit der Wärmebildkamera ergaben eine Reduktion der Temperaturspitzen um ca. 10 K im Vergleich zum Betrieb ohne DTS (Bild 2). Das bedeutet weniger Stress für den Halbleiter.

Bild 2: Verlauf der Oberflächentemperatur eines IGBT nach 1 s mit 100 A. Links: Querschnitt mit und ohne DTS. Rechts: Aufnahme einer Wärmebildkamera, hälftig mit CAD-Modell ergänzt.

Bild 2: Verlauf der Oberflächentemperatur eines IGBT nach 1 s mit 100 A. Links: Querschnitt mit und ohne DTS. Rechts: Aufnahme einer Wärmebildkamera, hälftig mit CAD-Modell ergänzt. Hereaus Electronics

Lebensdauertests

In umfangreichen Tests wurde gezeigt, dass durch die Verwendung der Silber-Sintertechnologie mit dem Die Top System und 400 µm dicken Kupfer-Bonddrähten die Zuverlässigkeit um mindestens das 10-fache erhöht wird im Vergleich zu gelöteten Halbleitern, die mit Aluminium-Bonddrähten gebondet wurden.

Analyse der Ausfallmechanismen

Typische Ausfallmechanismen bei gelöteten und mit Aluminiumdraht gebondeten Modulen sind abhebende Bonddrähte und Risse im Lot unter dem Halbleiter. Die Degradation des Lotes lässt den Wärmewiderstand Rth ansteigen. Einzelne Bonddrahtabheber lassen die Spannung zwischen Kollektor und Emitter VCE sprunghaft ansteigen. Beides wird im Verlauf des Lastwechsel-Tests aufgezeichnet, so dass Rückschlüsse auf die Art und den Zeitpunkt des Fehlermechanismus gezogen werden können.

Bei den mit DTS bestückten Modulen verläuft der Rth -Anstieg schwächer. Die Chip-unterseitige Silber-Sinterschicht zeigt weniger Degradationseffekte und führt nicht mehr zum Ausfall während der gesamten Lebensdauer. Schließlich erreicht der VCE– Anstieg das Kriterium zum Ende der Lebensdauer durch seine Zunahme auf +5 % gegenüber dem initialen Wert. Demnach findet die Degradation oberseitig statt.

Untersuchungen mit dem Ultraschall-Mikroskop (SAM, Scanning Acoustic Microscope) vor und während des Tests bestätigen dies. Auf Bild 3 ist vor dem Test die Sinteranbindung des DTS auf der Chipoberseite als dunkle Fläche erkennbar.

Es zeichnen sich die Konturen der Gate-Runner des Halbleiters ab auf deren Passivierungsschicht die DTS-Sinterpaste keine Verbindung eingeht. Nach 200.000 Zyklen kann man den Beginn der Delamination von der dem Chip-Mittelpunkt am nächsten gelegenen Seite erkennen (blauer Pfeil). Gleichzeitig treten örtlich Delaminationen unter den Bond-Füßen auf (gelber Pfeil) und es zeigt sich ein Riss in der Keramik der DCB (grüner Pfeil). Nach 260.000 Zyklen hat das Modul das Ausfallkriterium von +5 % VCE erreicht, jedoch ist es noch funktionsfähig. Mehr als die Hälfte der Sinteranbindung ist bereits degradiert (blauer und gelber Pfeil), der Riss in Keramik ist jedoch nur geringfügig gewachsen. Die System-Lötung der DCB auf der Bodenplatte zeigt keinerlei Degradations-Effekte, ebenso die Kupferlagen der DCB.

Bild 3: SAM-Bilder eines Testmoduls vor dem Test / nach 200.000 Zyklen / nach 260.000 Zyklen.

Bild 3: SAM-Bilder eines Testmoduls vor dem Test / nach 200.000 Zyklen / nach 260.000 Zyklen. Hereaus Electronics

Es gibt keine Draht-Abheber der 400 µm dicken Kupferdrähte von der Kupferlage des DTS, vielmehr delaminiert das DTS von der Chip-Oberseite. Schliffuntersuchungen ergeben, dass der Degradations-Riss unterhalb der DTS-Sinterlage in der Chip-Metallisierung verläuft. Der rote Pfeil in Bild 4 zeigt den Riss-Sprung von der Grenzfläche DTS-Sinterpaste zur Chip-Metallisierung hinein in die Aluminium Lage der Chip-Oberseiten-Metallisierung. Auch bei mehrfacher Wiederholung dieser Versuche ergeben sich die gleichen Ausfallmechanismen. Der Gate-Bonddraht aus 300 µm Al-H11 versagt dabei nie. Als Grund hierfür kann angenommen werden, dass er sich außerhalb des Chip-Mittelpunktes befindet und damit beim aktiven Lastwechsel weniger gestresst wird.

Bild 4: Schliffbilder der Testmodule: initialer Zustand vor dem Test oben / Ausgefallenes Modul nach dem Test unten.

Bild 4: Schliffbilder der Testmodule: initialer Zustand vor dem Test oben / Ausgefallenes Modul nach dem Test unten. Hereaus Electronics

Bondbänder als Alternative zu Bonddrähten

Als Alternative zu den bis zu 500 µm dicken Kupfer-Bonddrähten von Heraeus Electronics wurden Lastwechseltests mit Bändchen durchgeführt (PowerCu Soft Ribbon). Vier Bändchen mit den Maßen 1520 x 200 µm² wurden auf die ansonsten baugleichen Module mit 50 µm DTS-Kupferlage gebondet (Bild 5). Sie erreichten im Mittel die gleiche Lebensdauer wie die mit Cu-Draht gebondeten Module. Auch der Fehlermechanismus, der zum Ausfall führt, ist vergleichbar.

Bild 5: Modulaufbau mit DTS und Bondbändchen. Links: SAM-Bild vor dem Test. Rechts: Aufnahme nach dem Lastwechseltest.

Bild 5: Modulaufbau mit DTS und Bondbändchen. Links: SAM-Bild vor dem Test. Rechts: Aufnahme nach dem Lastwechseltest. Hereaus Electronics

Die Sinterqualität hat entscheidenden Einfluss

Da der in den Tests gezeigte Fehlermechanismus an der Grenzfläche von DTS-Sinterlage zu Chip-Oberseiten-Metallisierung auftritt, kommt der Sinterverbindung eine besondere Rolle zu. Ist sie ungenügend, kann es während des Drahtbondens zu Vorschädigungen kommen, die die Lebensdauer negativ beeinflussen oder zu Ausfällen beim Bonden führen, wie zum Beispiel zum Ausreißen von Kupfer aus der DTS-Folie. Das DTS schützt den Halbleiter vor den hohen Bondkräften, dennoch kann es insbesondere beim Loop-Ziehen und beim Abziehen des Drahtes während des Schneidens zu einer Delamination in der Sinterschicht des DTS kommen, da auch hier durch die höhere Festigkeit des Kupferdrahtes höhere Kräfte aufgebracht werden müssen. Bild 6 zeigt ein SAM-Bild eines ungetesteten Moduls nach dem Drahtbonden mit Delaminationsstellen unter zwei Bondfüßen (gelber Pfeil). Der Querschliff auf der rechten Seite lässt erkennen, dass die Sinterpaste des DTS von der Chip-Oberseitenmetallisierung abgehoben wurde. Dies kommt einem Adhäsionsbruch sehr nahe, da keine Silberreste auf der Metallisierung erkennbar sind.

Bild 6: Links: SAM-Bild nach dem Drahtbonden mit Delamination unter dem Bondfuss (gelber Pfeil) / Rechts: Querschliff dieser Stelle.

Bild 6: Links: SAM-Bild nach dem Drahtbonden mit Delamination unter dem Bondfuss (gelber Pfeil) / Rechts: Querschliff dieser Stelle. Hereaus Electronics

Im Laufe der Untersuchungen wurden drei Hauptursachen für dieses Fehlerbild identifiziert. Erste Ursache kann ein Mangel in den Metallisierungslagen des Halbleiters sein. Die Edelmetall-Abschlussmetallisierung wird benötigt, um eine Kontaktierung mittels Silbersintern zu ermöglichen. Treten nun Fehlstellen in der Edelmetallschicht auf oder ist diese gar zu dünn aufgebracht, so kann es zum Oxidieren der darunterliegenden Nickelschicht führen. An diese Nickel-Oxide bindet das Silber-Sintermaterial nicht an. Dies begünstigt eine Delamination schon beim Drahtbonden.

Die zweite Ursache stellen Verunreinigungen auf der Chip-Oberseite dar. Kohlenstoffreste gelangen zum Beispiel durch Verpackungsmaterialien oder auch den Chip-Herstellprozess auf die Oberseite. Verunreinigungen verhindern meist eine zuverlässige Versinterung des DTS an den Halbleiter. Eine Plasma-Behandlung kann die Kontaktflächen reinigen und in einen sinterbaren Zustand versetzen.

Die dritte Ursache liegt im Sinterprozess selbst. Untersuchungen zeigen, dass ein Sinterdruck von mindestens 20 MPa benötigt wird um ein 50 µm dickes DTS hinreichend stabil an den Halbleiter anzubinden. Erst dann hält es den Bond- und Zugkräften stand, die beim Bonden von bis zu 500 µm dicken Kupferbonddrähten auftreten. Die Dicke der Sinterschicht (Bond Line Thickness) beträgt hierbei 20 bis 25 µm.

Prüfen der Sinter- und Bondverbindung durch Pull-Tests

Ob die Sinterverbindung des DTS auf der Oberseite des Halbleiters eine ausreichende Qualität besitzt, lässt sich neben den Lastwechseluntersuchungen auch durch Pull-Tests der dicken Kupferdrähte feststellen. Dabei werden Zugwerte von ca. 25 Nm bei der Verwendung von 400µm PowerCu Soft Drähten erreicht. Es zeigen sich zwei Bruchbilder in Bild 7. Der Drahtbruch zeigt am eindrucksvollsten, dass die Sinter- und Bondverbindung erfolgreich war (Bild 7 rechts). Auch kommt es vor, dass der Draht samt Bondfuß und einem Teil der DTS-Kupferlage herausgerissen wird (Bild 7 links). Da beide Bruchbilder bei gleichen Zugwerten auftreten, kann zunächst kein quantitativer Unterschied in der Sinter- oder Bondverbindung festgestellt werden, lediglich der optische Eindruck lässt bei den Modulen mit Drahtbrüchen eine höhere Sinterqualität vermuten. Ob sich dies auf die Lebensdauer ausgewirkt hätte, lässt sich mit den zerstörten Modulen leider nicht mehr nachweisen.

Bild 7: Pulltests von 400 µm Kupferdrähten auf dem DTS. Links: Ausrisse der Bondfüße samt DTS-Kupferlage / Rechts: Drahtbrüche.

Bild 7: Pulltests von 400 µm Kupferdrähten auf dem DTS. Links: Ausrisse der Bondfüße samt DTS-Kupferlage / Rechts: Drahtbrüche. Hereaus Electronics

Deutlich höhere Lebensdauer

Mit dem DTS und dicken Kupfer-Bonddrähten oder -Bändchen aufgebaute Leistungsmodule zeigen in aktiven Lastwechseltests eine mindestens 10fach höhere Lebensdauer als identische Module, die gelötet und mit Aluminiumdrähten gebondet wurden. Auch zeigen die Tests keinen einzigen Lift-off eines Drahtes – sowohl der dicken Kupferdrähte oder – Bändchen für die Leistungsübertragung als auch der Aluminium-Drähte für das Steuer-Signal.

Ist die Sinteranbindung des DTS an den Halbleiter erfolgt, so verlagert sich der in den Tests gezeigte Fehlermechanismus zum Halbleiter, insbesondere in die oberseitige Halbleitermetallisierung. Ist sie ungenügend, so kann es schon während des Drahtbondens zu Vorschädigungen kommen. Durch Optimierung der Sinterparameter sowie der Schnittstelle DTS-Silber zu Chip-Oberseite können Fehler vermieden und die Sinteranbindung verbessert werden.

Damit führt die Aufbau- und Verbindungstechnik mit dem DTS und dicken Kupferbonddrähten zu hoch zuverlässigen Leistungsmodulen, in welchen der Halbleiter bis an seine Grenzen betrieben werden kann. Sie ist den Ansprüchen moderner Leistungshalbleiter gewachsen und gewährleistet höchste Leistungsdichten und Betriebstemperaturen.