Mit der zunehmenden Komplexität heutiger Systeme stehen Leiterplattendesign-Manager mangels robuster Verifikations-Tools und/oder aufgrund von Schwierigkeiten bei der Anwendung dieser Tools vor der Herausforderung, Probleme frühzeitig in der Design-Entwicklungsphase zu erkennen. Die Mentor-Tools der Mentor Graphics Corporation ermöglichen es Ingenieuren, innerhalb einer einzigen Authoring-Umgebung eine breite Palette einfach zu bedienender Verifikations-Tools in eine Leiterplatten-Designplattform zu integrieren, um Probleme in der Schaltplan- oder Layout-Phase zu erkennen.

Designzyklen verkürzen

Die Verifikationsplattform Xpedition nutzt Best-Practice-Prozesse. Integrierte Verifikationstechnologien, die innerhalb des Authoring-Tools des Designers eingeführt wurden, ermöglichen automatische Modellerstellung, gleichzeitige Simulation, Cross-Probing aus Ergebnissen und Fehlerüberprüfungen in einer einzigen Umgebung. Die Xpedition-Plattform umfasst ein breites Spektrum an robusten Technologien: Schaltplananalyse, Signal-Integritäts- (SI) und Power-Integritäts (PI)-Analyse, Überprüfung der elektrischen Regeln (ERC), thermische Simulation, Schwingungsanalyse, Design-for-Fab (DFF), -Assembly (DFA) und -Test (DFT) sowie Prüfung der Herstellbarkeit. Diese integrierten Technologien ermöglichen das frühe Erstellen von virtuellen Designprototypen.

Die Xpedition-Plattform reicht vom Konzept bis zur Übergabe des Designs und sorgt für die Herstellbarkeit. Dabei helfen ein neues, vollautomatisches und leistungsstarkes Tool zur Integritätsprüfung von Schaltplänen. Das Tool ersetzt die manuelle visuelle Schaltplanprüfung und reduziert Respins in einem frühen Designstadium um bis zu 70 Prozent. Eine Design-for-Test-Analyse identifiziert die Testpunktanforderungen. Diese werden als Bedingungen automatisch vom Schaltplan an das Layout übergeben und verbessern dadurch die Testbarkeit. Die Funktion erzeugt Test- und Inspektionsdaten für Maschinen in der Prozessvorbereitung mit frühzeitiger Diagnose und senkt so die Gesamtkosten der Prüfung. Zudem kann mit der Design-for-Manufacturability-Analyse (DFM) eine umfassende DFM-Analyse durchgeführt werden, die Fertigung, Montage, Test, Flex/Starrflex, Substrat- und Panel-Validierung frühzeitig und zeitgleich während des Leiterplattendesigns umfasst, ohne das Layout in der neuen Xpedition-Integrationsumgebung zu verlassen. Durch die automatische Überprüfung der elektrischen Regeln (ERC) simultan zum Leiterplatten-Layout lassen sich kritische Signal-Integrität, Power-Integrität und EMI/EMC-Probleme schnell identifizieren und die Designüberprüfung von Tagen auf wenige Minuten beschleunigen.

Die Leiterplatten-Designplattform unterstützt umfangreiche mehrdimensionale Verifikationen.

Die Leiterplatten-Designplattform unterstützt umfangreiche mehrdimensionale Verifikationen. Mentor

SMTconnect 2019: Halle 4, Stand 511