Die Mentor-Tools ermöglichen es Ingenieuren, innerhalb einer einzigen Authoring-Umgebung eine breite Palette einfach zu bedienender Verifikations-Tools in eine Leiterplatten-Designplattform zu integrieren. (Bild: Mentor)
Mentor, a Siemens Business, kündigt die neue Xpedition Leiterplatten-Designplattform für die mehrdimensionale Verifikation an. Mit der zunehmenden Komplexität heutiger Systeme stehen Leiterplattendesign-Manager mangels robuster Verifikations-Tools und/oder aufgrund von Schwierigkeiten bei der Anwendung dieser Tools vor der Herausforderung, Probleme frühzeitig in der Design-Entwicklungsphase zu erkennen. Die Mentor-Tools ermöglichen es Ingenieuren, innerhalb einer einzigen Authoring-Umgebung eine breite Palette einfach zu bedienender Verifikations-Tools in eine Leiterplatten-Designplattform zu integrieren, um Probleme in der Schaltplan- oder Layout-Phase zu erkennen. Die Xpedition-Plattform für nicht spezialisierte Mainstream-Leiterplatteningenieure bietet präzise simultane Designanalyse und -verifikation sowie umfassende Tool-Integration. Damit lassen sich erhebliche Zeit- und Kosteneinsparungen bei gleichzeitiger Bereitstellung hochwertiger Produkte erzielen.
Mentor, a Siemens business, kündigt die neue Xpedition Leiterplatten-Designplattform für die mehrdimensionale Verifikation an. Mentor
Laut einer aktuellen von Lifecycle Insights im Bereich der Elektroniksimulation durchgeführten Designstudie beträgt die durchschnittliche Anzahl der Design-Respins 2,9 pro Projekt. Dies entspricht 16 Tagen ungeplanter Entwicklungszeit bis zur Fertigstellung eines jeden Respins. Die zusätzlichen Kosten hierfür belaufen sich auf mehr als 82.600 US-Dollar. In der Studie wurde auch festgestellt, dass Leiterplatten-Designteams, die eine Shift-Left-Verifikationsmethode in ihren Designprozessen verwendeten, eine 14-prozentige Steigerung bei der termingerechten Projektabwicklung, weniger Respins und eine insgesamt bessere Designqualität erzielten.
Firmen-
informationen
Mentor Graphics Corporation gehört zu den führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und ausgezeichnete Supportdienstleistungen für die weltweit erfolgreichsten Elektronik-, Halbleiter- und Systemhersteller.
„Unsere jüngste Forschung zeigt, dass der breite Einsatz von Analyse und Verifikation während der gesamten Designphase unmittelbar die Bemühungen des Engineering-Managements unterstützt, den Designzyklus zu verkürzen und gleichzeitig die Qualität der Baugruppensysteme zu verbessern“, sagte Chad Jackson, Präsident und Chefanalyst, Lifecycle Insights. „Die Fortschritte bei Simulationslösungen für Leiterplattendesigns sind für solche Bemühungen ein entscheidender Faktor und Manager sollten sich diese Angebote genau ansehen.“
Virtuelle Designprototypen früh erstellen
Die Verifikationsplattform Xpedition nutzt Best-Practice-Prozesse. Nicht spezialisierte Mainstream-Leiterplattendesigner erlangen damit schnell und intuitiv Simulations- und Analysefunktionen. Integrierte Verifikationstechnologien, die innerhalb des Authoring-Tools des Designers eingeführt wurden, ermöglichen automatische Modellerstellung, gleichzeitige Simulation, Cross-Probing aus Ergebnissen und Fehlerüberprüfungen in einer einzigen Umgebung. Die Plattform umfasst ein breites Spektrum an robusten Technologien: Schaltplananalyse, Signal-Integritäts- (SI) und Power-Integritäts (PI)-Analyse, Überprüfung der elektrischen Regeln (ERC), thermische Simulation, Schwingungsanalyse, Design-for-Fab (DFF), -Assembly (DFA) und -Test (DFT) sowie Prüfung der Herstellbarkeit. Diese integrierten Technologien, die in einer einzigen Authoring-Umgebung zum Einsatz kommen, die dem Designer oder Designteam vertraut ist, ermöglichen das frühe Erstellen von virtuellen Designprototypen. Die Plattform reicht vom Konzept bis zur Übergabe des Designs, sorgt für die Herstellbarkeit und enthält neuartige Technologien in mehreren Bereichen. Die Verifizierung des Schaltplanentwurfs kann durch ein vollautomatisches und leistungsstarkes Tool zur Integritätsprüfung von Schaltplänen verbesset werden. Das Tool ersetzt die manuelle visuelle Schaltplanprüfung und reduziert Respins in einem frühen Designstadium um bis zu 70 Prozent. Die Design-for-Test-Analyse identifiziert die Testpunktanforderungen. Diese werden als Bedingungen automatisch vom Schaltplan an das Layout übergeben und verbessern dadurch die Testbarkeit. Die Funktion erzeugt Test- und Inspektionsdaten für Maschinen in der Prozessvorbereitung mit frühzeitiger Diagnose und senkt so die Gesamtkosten der Prüfung.
Verbesserte Integrationen
Die Design-for-Manufacturability-(DFM) Analyse bietet eine umfassende DFM-Analyse, die Fertigung, Montage, Test, Flex/Starrflex, Substrat- und Panel-Validierung frühzeitig und zeitgleich während des Leiterplattendesigns umfasst, ohne das Layout in der neuen Xpedition-Integrationsumgebung zu verlassen. Durch die automatische Überprüfung der elektrischen Regeln (ERC) simultan zum Leiterplatten-Layout lassen sich kritische Signal-Integrität, Power-Integrität und EMI/EMC-Probleme schnell identifizieren und die Designüberprüfung von Tagen auf wenige Minuten beschleunigen. „In Anbetracht der Tatsache, dass die Komplexität der Systemdesigns weiter zunimmt, ist eine der wichtigsten Initiativen, unsere Kunden mit branchenführenden Verifizierungstechnologien zu unterstützen, die in der Vergangenheit in spezialisierten oder diskreten Instanzen eingesetzt wurden“, kommentierte A.J. Incorvaia, Senior Vice President, Mentor Electronic Board Systems.
(hw)
