Das Fraunhofer IMS hat einen Mikrocontroller-Kern auf Basis von RISC-V für KI-Anwendungen konzipiert. (Bild: Fraunhofer IMS)
Wissenschaftler des Fraunhofer-Instituts für Mikroelektronische Schaltungen und Systeme IMS haben einen leistungsfähigen Mikrocontroller-Kern auf Basis der freien RISC-V-Befehlssatz-Architektur sowie dessen Erweiterung um Hardwarebeschleunigung für KI-Appliaktion entwickelt. Das Institut hat damit nach eigenen Angaben zusammen mit dem Alf-ES-Framework für Embedded KI ein System für den Einsatz von künstlicher Intelligenz auf sensor- beziehungsweise aktornahen eingebetteten Systemen ermöglicht.
Zum Schutz der KI-Algorithmen und Lerndaten vor IP-Diebstahl lassen sich die Chips mit einer hardwareseitigen Firmware-Verschlüsselung ausstatten. Die eingebaute Verschlüsselung schützt dabei den Speicherinhalt der Chips gegen Zugriff von außen. Auch ist eine Hardware-Beschleunigung für die populärsten Verschlüsselungsverfahren integriert.
Für die Evaluierung können Softcores für diverse FPGA-Plattformen sowie optimierte Software-Bibliotheken zur Verfügung gestellt werden. Der Kontroller-Kern lässt sich aktuell in anwenderspezifische ASIC-Entwicklungen integrieren. Dies umfasst auch die Möglichkeit, den RISC-V-Kern um anwenderspezifische Module zu erweitern. Offiziell sind die Chips ab Frühjahr 2020 erhältlich.
Die offene Befehlssatzarchitektur RISC-V ist auf dem Weg, Innovationen bei Prozessorarchitekturen in neue Richtungen zu lenken. Der Beitrag Embedded Design: Zu welchen Innovationen RISC-V führt stellt RISC-V vor und zeigt Beispiele für Implementierungen.
(gk)
