Zusätzlich zur PHY- und MAC-Schicht implementiert der ENC624J600 etliche kryptografische Algorithmen für Sicherheitsprotokolle.

Zusätzlich zur PHY- und MAC-Schicht implementiert der ENC624J600 etliche kryptografische Algorithmen für Sicherheitsprotokolle.

Microchip stellt mit dem ENC624J600 einen kostengünstigen 100-Megabit-Ethernet-Controller vor. Der Chip kombiniert die physikalische Schnittstelle für 10/100 Base-TX (PHY) und einen Media Access Controller (MAC) mit einer kryptografischen Security Engine. Zur Anbindung an beispielsweise PIC-Mikrocontroller dienen eine serielle Peripherieschnittstelle (SPI) oder ein parallele Schnittstelle. Jeder Controller verfügt über ein konfigurierbares, 25 Kilobyte großes SRAM als Paketpuffer für Sendung und Empfang sowie als Datenspeicher. Dieser Pufferspeicher sorgt für ein flexibles, zuverlässiges Datenmanagement, das die Speicheranforderungen für die meisten Host-MCU reduziert. Die kryptografische Security-Engine verarbeitet RSA-, Diffie-Hellman-, MD5- und SHA-1-Algorithmen und unterstützt damit kryptografische Protokolle, wie SSL/TLS, SSH und verschiedene VPN-Protokolle. Die Implementierung in Hardware ermöglicht die sichere Datenübertragung bei reduziertem Codeumfang, schnellerem Verbindungsaufbau und -durchsatz sowie geringerem Aufwand bei der Firmware-Entwicklung.

Microchip bietet zusätzlich einen kostenfreien TCP/IP-Stack an, der mit den eigenen 8-, 16- oder 32-Bit-PIC-Mikrocontrollern oder dsPIC-Digitalsignalcontrollern funktioniert. Der Stack implementiert auch das Industriestandardprotokoll SSLv3, um TCP-Verbindungen wie HTTP oder SMTP zu schützen. Der Ethernet-Controller ENC624J600 wird in 44-poligen QFN-Gehäusen oder 64-poligen TQFP angeboten. Wer mit der Explorer-16-Entwicklungsplatine oder der PIC18-Explorer-Platine arbeitet, kann den Chip via Tochterplatine PICtail Plus testen. Sie wird mit einem ENC624J600 und einer RJ-45-Buchse geliefert. (lei)

Sie möchten gerne weiterlesen?