Die Polarfire-FPGAs zeichnen sich durch eine geringe Stromaufnahme, optimiertes Thermomanagement und hohe Security-Standards auf Verteidigungs-Niveau aus. Qualifizierte EAP-Teilnehmer können ab sofort mit der Libero-SoC-12.3-FPGA-Design-Suite und der integrierten Entwicklungsumgebung Soft-Console 6.2. für Embedded-Entwickler arbeiten. Die Embedded-Anwendungen lassen sich auch mit Renode debuggen, einem virtuellen Modell des Mikroprozessor-Subsystems.

Die Polarfire-SoC-FPGA-Familie soll 50 Prozent weniger Strom als vergleichbare Bausteine aufnehmen

Die Polarfire-SoC-FPGA-Familie soll laut Hersteller 50 Prozent weniger Strom als vergleichbare Bausteine aufnehmen und weder Lüfter noch Kühler benötigen. Microchip

Das RISC-V-basierte SoC-FPGA soll zusammen mit Microchips Mi-V-Ökosystem die Entwicklung einer neuen Klasse energieeffizienter Anwendungen ermöglichen. Gerade bei Edge-Anwendungen sollen so erweiterte Funktionen in den Bereichen Kommunikation, Verteidigung, Medizin und Industrie umsetzbar sein.

Laut Hersteller nehmen Polarfire-SoCs bis zu 50 Prozent weniger Strom auf als vergleichbare Bausteine. Mit geringerem Kühlaufwand fallen so weniger Materialkosten für das Gesamtsystem an, da keine Lüfter und Kühler erforderlich sind. Die SoC-FPGAs verfügen über ein deterministischen, kohärenten RISC-V-CPU-Cluster und ein deterministisches L2-Speicher-Subsystem, das Linux und Echtzeitanwendungen ermöglicht.

Zu den Partnern des Mi-V-RISC-V-Ökosystems zählen Wind River, Mentor Graphics, Wolf SSL, Express Logic, Veridify, Hex-Five und Free-RTOS sowie die Entwicklungstool-Anbieter IAR-Systems und Adacore. Die SoCs bieten umfangreiche Debugging-Funktionen, wie zum Beispiel Instruction Trace und passive Laufzeit-konfigurierbare AXI (Advanced-Extensible-Interface-Busüberwachung) des Mi-V-Partners Ultra-SoC, 50 Haltepunkte, FPGA-Fabric-Überwachung sowie den integrierten 2-Kanal-Logikanalysator Smart-Debug. Zu den Zuverlässigkeits- und Sicherheitsfunktionen zählen Single Error Correction und Double Error Detection (SEC-DED) für alle Speicher, ein physischer Speicherschutz, ein DPA-resistenter (Differential Power Analysis) Verschlüsselungscore, sicheres Booten sowie 128 kBit Flash-Boot-Speicher.

Um sich für das EAP zu qualifizieren, können sich Anwender direkt an den Hersteller wenden. Der MPFS250T soll als Muster ab Q3/2020 zur Verfügung stehen.

Alle Hintergründe und Details zum Echtzeit-Linux-fähigen SoC-FPGA erhalten Sie im Fachartikel.