Mentor Graphics hat mit Questa Multi-view Verification Components (MVC) und dem intelligenten Testbench-Automatisierungswerkzeug inFact zwei Lösungen vorgestellt, die die Verifikation beschleunigen und die Verifikations-Coverage heutiger SoC-Designs erheblich verbessern. Die Komplexität heutiger SoC-Verifikationsumgebungen erfordert oft von Designern, dass sie wertvolle Zeit mit dem Aufbau und der Verifikation von mehreren, normalerweise inkompatiblen Verifikationsmodellen eines einzelnen Blocks verbringen, um die Verifikation auf System-, TLM- und RTL-Ebene zu unterstützen. Dieser Mangel an Konsistenz verhindert, dass Teams mühelos die Abstraktionsebene wechseln und den Verifikationserfolg maximieren. Mentors Questa-Multi-view-Verification-Components-Produkt kann mit jeder Abstraktionsebene verbunden werden, vom System bis zu den Gattern. Es gewährleistet ein konsistentes Modellverhalten und bietet dem Verifikationsteam mehr Optionen zur Verbesserung der Performance und Vergrößerung der Coverage.

Sobald Verifikationskomponenten verfügbar sind, müssen Designer die Stimuli erzeugen, um die Modelle anzuregen. Das Generieren von Teststimuli per Hand ist einer der zeitaufwendigsten Schritte im Verifikations-Flow. Mentors intelligente Testbench-Automatisierungstechnologie, inFact, verwendet moderne Algorithmen zur Synthetisierung sich nicht wiederholender Stimuli. Damit kann sie gleichzeitig die Zeit zur Testerstellung reduzieren, die Anzahl redundanter Tests minimieren und eine größere Anzahl von Designs stimulieren. Das Resultat sind mehr gefundene Fehler und eine erheblich kürzere Zeit für die Coverage. Durch die Kombination dieser neuen Werkzeuge mit der funktionalen Verifikationsplattform Questa, der Open Verification Methodology (OVM) und Standards wie SystemVerilog öffnet Mentor die Türen für den breiteren Einsatz von wegweisenden Verifikations-Flows.

599ei0308 infoDIRECT