Auf einen Blick

Embedding und Integration passiver elektronischer Bauelemente machen dank neuer Materialien und Technologien sowie zunehmender Miniaturisierung große Fortschritte. Eigens für das Einbetten konzipierte Bauelemente und Integrationstechnologien ermöglichen immer kompaktere und gleichzeitig zuverlässigere Systeme.

Für IGBT-Module auf Si- und SiC-Basis in der mittleren Leistungsklasse kommen traditionell externe Snubber-Kondensatoren zum Einsatz. Durch das Embedding der Kondensatoren ließen sich hier insbesondere mit parasitären Induktivitäten behaftete, lange Leitungswege deutlich verkürzen. Allerdings war ein Embedding dieser Bauelemente bisher nicht möglich, da sie – ganz abgesehen von ihren Abmessungen – nicht die erforderliche Hitzebeständigkeit für die Fertigungsprozesse des IGBT-Chips aufweisen. Darüber hinaus bieten einige nur geringe Kapazitätswerte pro Volumen und haben bei hohen Nennspannungen einen erheblichen Kapazitätsverlust.

Kondensatoren in IGBT-Module einbetten

Bild 1: Kapazität des Ceralink als Funktion der Spannung. Im Gegensatz zu anderen Kondensatortechnologien steigt beim Ceralink die effektive Kapazität mit steigender Spannung.

Bild 1: Kapazität des Ceralink als Funktion der Spannung. Im Gegensatz zu anderen Kondensatortechnologien steigt beim Ceralink die effektive Kapazität mit steigender Spannung. Epcos

Mit dem Epcos-Ceralink entstand ein gänzlich neuer Kondensatortyp, der keinen dieser Nachteile mit sich bringt. Die Ceralink-Technologie basiert auf PLZT-Keramik (Lead Lanthanum Zirconate Titanate). Im Gegensatz zu konventionellen Keramikkondensatoren liegt bei diesem Kondensatortyp das Kapazitätsmaximum bei der Einsatzspannung und steigt sogar mit zunehmendem Anteil der Ripple-Spannung (Bild 1).

Ein weiterer Vorteil ist die hohe Isolationseigenschaft. Die Entladezeitkonstante t liegt bei 70.000 OhmF bei +25 °C und selbst bei +150 °C fällt dieser Wert nur wenig ab. Dadurch ist das gefürchtete, sich selbst verstärkende Thermal Runaway ausgeschlossen. Auch die parasitären Beiwerte sind sehr gering: So beträgt der ESR nur 50 mOhm bei 100 kHz und fällt bei 1 MHz auf nur noch 10 mOhm, was zu sehr geringen Verlusten führt. Der ESR-Wert sinkt mit steigender Temperatur noch weiter: Bei +85 °C liegt er bereits unter 20 % des ursprünglichen Werts bei +25 °C. Damit ergeben sich Lade- beziehungsweise Entladezeiten zwischen 25 und 30 ns. Die ESL-Werte der Kondensatoren liegen unter 5 nH, sodass sich diese Technologie besonders für schnell schaltende Inverter eignet.

Bild 2: Der 5-µF-Typ ist aufgrund der geringen Abmessungen und hohen Temperaturverträglichkeit von bis zu +150 °C für das Embedding in IGBT-Modulen prädestiniert.

Bild 2: Der 5-µF-Typ ist aufgrund der geringen Abmessungen und hohen Temperaturverträglichkeit von bis zu +150 °C für das Embedding in IGBT-Modulen prädestiniert.Epcos

Alle diese Vorteile prädestinieren diesen Kondensator für das Embedding als Snubber-Kondensator in IGBT-Module. Dafür sind zwei SMD-Typen mit Nennspannungen von 500 VDC verfügbar (Bild 2). Die Low-Profile-1-µF-Variante mit Abmessungen von nur 4,35 × 7,85 × 10,84 mm3 und der 5-µF-Typ mit Abmessungen von 13,25 × 14,26 × 9,35 mm3 sind besonders kompakt und lassen sich sehr nahe und niederinduktiv am Halbleiter platzieren.

Temperaturschutz in IGBT-Module einbetten

Bild 2: Die Ceralink-Low-Profile-1-µF-Variante.

Bild 2: Die Ceralink-Low-Profile-1-µF-Variante.Epcos

Um eine möglichst hohe Effizienz von IGBT-Modulen in Invertern zu erzielen, sollten sie am oberen Temperaturlimit arbeiten. Um dabei eine Schädigung der Halbleiter auszuschließen, ist die exakte Überwachung der Betriebstemperatur erforderlich. Allerdings sind bislang eingebettete, konventionelle Chip-NTC-Thermistoren nur bedingt geeignet, da sie nicht alle Halbleiter-Fertigungsprozesse überstehen. Dazu gehören insbesondere das Hochtemperatur-Löten und das Silber-Sintern unter Druck.

Bild 3: Kompletter NTC-Wafer mit Träger. Die Kontaktflächen liegen horizontal und nicht wie üblich vertikal.

Bild 3: Kompletter NTC-Wafer mit Träger. Die Kontaktflächen liegen horizontal und nicht wie üblich vertikal.Epcos

Um dieses Problem zu lösen, wurde ein Wafer-basierender Herstellungsprozess für Chip-NTC-Thermistoren entwickelt (Bild 3). Diese neuen Bauelemente können jetzt dem thermischen und mechanischen Stress der Halbleiterprozesse standhalten. Darüber hinaus sparen sie Platz, weil keine speziellen Pads für das Löten auf dem Halbleitersubstrat nötig sind.

Bei aus Wafern gefertigten NTC-Thermistoren ist die Anordnung der elektrischen Kontaktierungen entscheidend: Sie ist in diesem Fall horizontal und nicht vertikal. Das ermöglicht mit dem unteren Anschluss eine direkte und sehr plane Kontaktierung auf dem Halbleitersubstrat unter Verwendung herkömmlicher Halbleiterprozesse. Der obere Anschluss wird wie bei IGBT-Modulen üblich über konventionelles Bonden kontaktiert. Wahlweise sind die Kontaktflächen auch in vergoldeter oder versilberter Ausführung erhältlich, um bestmögliche Ergebnisse beim Bonden zu erzielen.

Bild 3: Vereinzelter NTC-Chip: Die Kontaktflächen liegen horizontal.

Bild 3: Vereinzelter NTC-Chip: Die Kontaktflächen liegen horizontal.Epcos

Weitere Vorteile sind die sehr geringen elektrischen und thermischen Toleranzen dieser Chip-NTC-Thermistoren. Dafür sorgt eine spezielle Prozesstechnologie: Vor dem Vereinzeln der Bauelemente wird der Gesamtwiderstand des Wafers bezogen auf eine Nenntemperatur von +100 °C bestimmt. Daraus lässt sich die Größe der zu vereinzelnden Thermistoren berechnen. Somit ist sichergestellt, dass das Toleranzfeld der einzelnen Bauelemente im Vergleich zu konventionellen NTC-Thermistoren, die sich auf eine Nenntemperatur von +25 °C beziehen, sehr eng bemessen ist (Bild 4).

Bild 4: Im für Halbleiter kritischen Temperaturbereich bei +120 °C weist der Chip-NTC-Thermistor eine hohe Messgenauigkeit von ±1,5 K auf. Die konventionelle Variane hat dagegen eine Streuung von >±5 K.

±5 K.“ width=“220″ /> Bild 4: Im für Halbleiter kritischen Temperaturbereich bei +120 °C weist der Chip-NTC-Thermistor eine hohe Messgenauigkeit von ±1,5 K auf. Die konventionelle Variane hat dagegen eine Streuung von >±5 K.Epcos

Wegen der engen Toleranz von nur ±1,5 K bei +100 °C lassen sich IGBT-Module ohne frühzeitiges Derating bei Temperaturen sehr nahe der Leistungsgrenzen betreiben und damit besser nutzen. Diese Lösung ist auch für neue Halbleitergenerationen etwa auf Basis von SiC geeignet.

3D-Integration mit LTCC und SESUB

Smartphones und andere tragbare Elektronik müssen immer mehr Bänder bedienen und Funktionen erfüllen. Um die Geräte kompakt zu halten, ist hier neben der Miniaturisierung der einzelnen Bauelemente ein Höchstmaß an Integration erforderlich. Die LTCC-Technologie (Low Temperature Co-fired Ceramic) ist hier seit Jahren etabliert. Dabei werden zwischen dünnen Keramiklagen die Funktionen passiver Bauelemente wie Induktivitäten, Kapazitäten und Widerstände eingebettet. Da sich der Sinterprozess hierbei aber immer noch bei Temperaturen von mehr als +500 °C abspielt, können hitzeempfindliche Bauelemente wie etwa Halbleiter nur im Piggyback-Verfahren nach dem Sintern auf der Oberseite der Module montiert werden. Trotzdem bietet diese Technologie je nach Integrationsgrad eine Platzersparnis von bis zu über 80 % im Vergleich zu diskreten Lösungen. Neben der Miniaturisierung sind die hohe Zuverlässigkeit sowie der deutlich reduzierte Logistikaufwand ein entscheidendes Kriterium für den Einsatz dieser Technologie. Hauptsächlich werden HF-Module für Smartphones mit LTCC-Technologie gefertigt.

Bild 5: Die vier mikro-strukturierten Substratlagen sind einschließlich aller Verbindungen und Vias nur 300 µm hoch. Selbst ICs mit zahlreichen Fine-Pitch-I/Os lassen sich in das SESUB-Substrat einbetten.

Bild 5: Die vier mikro-strukturierten Substratlagen sind einschließlich aller Verbindungen und Vias nur 300 µm hoch. Selbst ICs mit zahlreichen Fine-Pitch-I/Os lassen sich in das SESUB-Substrat einbetten.Epcos

Ein neuer Ansatz für die Integration ist die Substrattechnologie SESUB (Semiconductor Embedded in Substrate) von TDK. Die Gesamthöhe des SESUB-Substrats beträgt einschließlich der integrierten Halbleiterchips nur 300 µm (Bild 5).

Zusätzlich erforderliche, diskrete passive Bauelemente lassen sich auf der Oberfläche des Substrats bestücken. Um die Integrationsdichte noch weiter zu erhöhen, sollen in einem nächsten Schritt dünne passive Bauelemente auch in das Substrat eingebettet werden. Da die dritte Dimension der Integration dient, sinkt je nach Design der Flächenbedarf um 50 bis 60 % verglichen mit konventionellen diskreten Lösungen.

Durch die kurzen Leiterführungen in den Modulen ergeben sich sehr gute elektrische Eigenschaften, da parasitäre Effekte minimal sind und schirmende Lagen die EMV verbessern. Zudem bietet SESUB ein sehr gutes thermisches Verhalten: Weil das IC vollständig eingebettet und auf allen Seiten vom Substrat umgeben ist, wird die Abwärme des Halbleiters über die gesamte Oberfläche abgeführt. Die Substratlagen selbst wiederum beinhalten mikro-strukturierte Leitungswege aus Kupfer, die die Abwärme homogen und effizient verteilen. Mit diesem sehr guten thermischen Verhalten bieten sich SESUB-Module insbesondere für das Energiemanagement, als Sende- und Empfangseinheit, für Prozessoren oder als Leistungsverstärker an – kurz gesagt: für alle wesentlichen Komponenten eines Smartphones.

Bild 6: Weltweit kleinstes TDK-Bluetooth-Low-Energy-Modul, entwickelt für Bluetooth 4.0 LE und mit Abmessungen von nur 4,6 mm × 5,6 mm.

Bild 6: Weltweit kleinstes TDK-Bluetooth-Low-Energy-Modul, entwickelt für Bluetooth 4.0 LE und mit Abmessungen von nur 4,6 mm × 5,6 mm.Epcos

Typisches Beispiel eines SESUB-Designs ist das äußerst kompakte TDK-Bluetooth-Low-Energy-Modul, entwickelt für die Bluetooth-4.0-LE-Spezifikation (Low Energy), die im Markt als Bluetooth Smart bekannt ist (Bild 6 links). Mit einer Grundfläche von nur 4,6 × 5,6 mm2 und der geringen Bauhöhe von 1 mm ist das Bluetooth-4.0-LE-Modul SESUB-PAN-T2541 das derzeit kleinste seiner Art für Bluetooth-Smart-Geräte. Es eignet sich dank der kompakten Baugröße sehr gut für Wearable Devices.

Auch für das Powermanagement in Smartphones eignet sich das Modul sehr gut. Erstmals konnte das IC zum Management der Stromversorgung direkt in das Substrat eingebettet werden (Bild 6 rechts). Durch diesen Innovationsschritt können Hersteller von Endgeräten ihre Entwicklungskosten und -zeiten weiter senken. In Kombination mit neu entwickelten Kondensatoren und Leistungsinduktivitäten in SMD-Ausführung betragen die Modulabmessungen nur 11,0 × 11,0 × 1,6 mm³. Enthalten sind dabei eine hoch effiziente Tiefsetzsteller-Stromversorgung in Fünf-Kanal-Konfiguration mit einem Ausgangstrom von bis zu 2,6 A sowie rausch- und verlustarme Spannungsregler für bis zu 23 Kanäle und eine äußerst effiziente Ladeschaltung für Lithium-Ionen-Akkus.

Integrationspotenziale von Leiterplatten nutzen

Bild 6: Im TDK-Power-Module ist das komplette Powermanagement eines Smartphones integriert.

Bild 6: Im TDK-Power-Module ist das komplette Powermanagement eines Smartphones integriert.Epcos

Viellagige Leiterplatten sind längst nicht mehr ausschließlich Träger von Bauelementen. Um hier Integrationspotenziale besser zu nutzen, arbeitet TDK gemeinsam mit Industriepartnern an der Weiterentwicklung von Technologien für das Embedding von aktiven und passiven elektronischen Bauelementen. Dabei geht es unter anderem um die Standardisierung der Integrationstechnologien, die bei der Realisierung stark miniaturisierter Module eine entscheidende Rolle spielen.

Speziell bei den MLCCs, die nahezu jede Schaltung zur Pufferung und Rauschunterdrückung benötigt, bieten sich Potenziale zur Integration und damit Platzersparnis. TDK hat die MLCC-CU-Serie entwickelt, die sich in die Leiterplatten einbetten lässt. Die Bausteine haben keine verzinnten Elektroden wie herkömmliche MLCCs, sondern Kupferelektroden, und werden direkt in die Laminatlagen der Leiterplatten eingebracht. Diese MLCCs zeichnen sich durch sehr geringe Bauhöhen aus: je nach Typ zwischen 0,11 und 0,25 mm (Tabelle 1).