Segger stellt hierzu sein gesamtes Ökosystem an Tools zur Verfügung. Die gesamte Palette der Segger-Softwarebibliotheken, vom RTOS Emb-OS über Dateisystem, Kompression, Grafikbibliothek, Sicherheit, Kommunikation und IoT bis hin zur integrierten Entwicklungsumgebung Embedded Studio, unterstützt bereits RISC-V-Prozessoren von Andes. Die J-Link-Debugger und Flash-Programmierer unterstützen derzeit RISC-V-32-Bit-CPU-Kerne, einschließlich N25F, D25F und A25, während sich der Support für 64-Bit-CPU-Kerne gerade noch in Entwicklung befindet.

Sowohl Segger als auch Andes sind Mitglieder der RISC-V Foundation.

Sowohl Segger als auch Andes sind Mitglieder der RISC-V Foundation. Andes

Sowohl Segger als auch Andes sind Mitglieder der RISC-V Foundation. RISC-V ist eine kostenlose und offene Instruction Set Architecture (ISA), die Prozessorentwicklung durch offene Standardkooperation ermöglicht. RISC-V bietet durch das offene und erweiterbare Konzept mehr Freiheiten bei Soft- und Hardwareentwicklung. Das offene Instruction Set bietet einfacheren Support für eine Vielzahl von Betriebssystemen und von Software- und Tool-Entwicklern. So ist die Open-Source-Hardware nicht auf einen einzigen Lieferanten angewiesen und unterstützt damit ein unbegrenztes Potenzial für zukünftiges Wachstum. Mit der RISC-V-ISA wird eine benutzerdefinierte Erweiterbarkeit der Architektur ermöglicht, ohne dabei bestehende Erweiterungen zu brechen oder Softwarefragmentierung zu verursachen.