Bild 2: Digi-Key

Bild 2: Der Kryptographie-Controller MAXQ1061 integriert grundlegende Mechanismen für eine sichere TLS-Kommunikation. Maxim Integrated

Abfangen geheimer Daten verhindern

Bei Side-Channel-Attacken stützt sich eine der einfachsten Methoden zur Überwindung der Sicherheitsmaßnahmen in Designs mit Kryptographie-Komponenten, auf dem Abfangen geheimer Daten. Dieses Abfangen kann in einer der vielen Phasen ihrer Verwendung erfolgen, und zwar innerhalb und zwischen der Host-MCU, dem Speicher und den Begleitkomponenten des Kryptographie-Bausteins.

Hacker versuchen, auf Daten zuzugreifen, die sich in einem oder mehreren der drei üblichen Stadien befinden: in Ruhe, in Übertragung oder in Gebrauch. Der MAXQ1061 eliminiert diese Angriffsflächen, indem er in Ruhe befindlichen Daten in seinem sicheren Speicher schützt und jegliche Verwendung von geheimen Daten im Gerät selbst abwickelt, was ein Abfangen von Daten während der Übertragung oder im Gebrauch verhindert. Mit seinen 32 KB an integriertem, sicheren EEPROM bietet der Baustein Speicherplatz für alle Schlüssel, Zertifikate und kritische Daten durch ein flexibles Dateisystem, das benutzerdefinierte Sicherheitsrichtlinien unterstützt. Flexibilität für benutzerdefinierte Sicherheitsimplementierungen ermöglicht Entwicklern beispielsweise das Exportieren des Master Secret, um dieses während der Meldungsbearbeitung verwenden zu können.

Niemals den Chip verlassen

Zwar bieten auch andere Kryptographie-Bausteine eine sichere Speicherung, doch unterscheidet sich der MAXQ1061 durch Integration von Hardware-Engines und Firmware, die zur Ausführung kryptographischer Algorithmen und Durchführung von Protokollen auf höherer Ebene wie etwa TLS benötigt werden (Bild 2). Sichere Daten müssen niemals den Chip verlassen, was die entsprechenden Angriffsflächen wirksam eliminiert.

Die enthaltenen Verschlüsselungs-Beschleuniger helfen weitere Probleme bei der TLS-Implementierung zu lösen. Die TLS-Leistung ist von der Geschwindigkeit der zugrunde liegenden Kryptographie abhängig und wird durch die Art der Umsetzung des TLS-Protokolls bestimmt. Entweder kommt eine hochgradig sichere (aber langsame) asymmetrische Kryptographie wie ESDSA (Elliptic Curve Digital Signature Algorithm) in Verbindung mit dem TLS-Handshake-Protocol zum Einsatz oder eine weniger sichere (aber schnellere) symmetrische Kryptographie wie etwa AES (Advanced Encryption Standard) in Verbindung mit dem TLS-Record-Protocol. Der MAXQ1061 unterstützt diesen Ansatz, indem er nicht nur die TLS-Ausführung beschleunigt, sondern auch deren Implementierung in IoT-Designs drastisch vereinfacht.

Bild 3: Sichere Kommunikation: Der MAXQ1061 entlastet die Host-MCU, indem er wichtige Sequenzen der Protokolle TLS Handshake und TSL Record übernimmt, die für die gegenseitige Authentifizierung und den nachfolgenden sicheren Datenaustausch erforderlich sind. Digi-Key / Maxim

Bild 3: Der MAXQ1061 entlastet die Host-MCU, denn er übernimmt wichtige Sequenzen der Protokolle TLS-Handshake und TSL-Record bei der Authentifizierung und beim sicheren Datenaustausch. Maxim Integrated

Entlastung für den Host-Prozessor

Die im MAXQ1061 integrierte kryptographische Toolbox kombiniert hardware-beschleunigte Kryptographie mit geschützter Firmware und erlaubt es kritische TLS-Schichten wie SSL (Secure Sockets Layer) und DTLS (Datagram Transport Layer Security) zu implementieren. Bei der Durchführung der Protokolle TLS-Handshake und TLS-Record entlastet der MAXQ1061 die Host-MCU, indem er die detaillierten Transaktionen bei jeder Abfolge von Operationen übernimmt (Bild 3). Für TLS stellt der Baustein das Client-Zertifikat bereit und wickelt die Authentifizierungssequenz mit dem Remote-Server ab. Für allgemeine kryptographische Anforderungen mit TLS-Record-Exchange nutzt der Baustein die integrierte hardware-basierte AES-Engine zur Beschleunigung von Ver- und Entschlüsselung.

Eine integrierte 128-Bit-AES-Engine arbeitet direkt über den SPI-Kanal des Bausteins und entlastet den Host-Prozessor, indem sie für eine Fast-Stream-Verschlüsselung und Entschlüsselung sorgt. In diesem Modus streamt ein dedizierter DMA-Controller direkt über die SPI-Schnittstelle Daten zu und von der AES-Engine, wodurch eine On-the-Fly-Kryptographie möglich wird.

Über eine einfache Hardware- und Software-Schnittstelle lässt sich der MAXQ1061 an eine Host-MCU in einem IoT-Design anbinden. Mit seinem Evaluierungskit MAXQ1061-KIT demonstriert Maxim diese grundlegende Hardware-Schnittstelle (Bild 4). Wie aus dem beiliegenden Schaltplan hervorgeht, unterstützt das Kit sowohl SPI- als auch I2C-Schnittstellen. Erkennbar sind auch einfache Schaltungen, mit denen die Weck- und Manipulationserkennungsmechanismen realisiert sind. Weitere Schalteinrichtungen ermöglichen dem Entwickler einen Wechsel zwischen verschiedenen Betriebsarten und lassen die Platine mit einem externen Host-Prozessor verbinden.

Seite 3 von 41234