FeFETs: Funktionsweise

Bild 3: Hafniumoxid ist in seiner amporphen Phase in jedem Prozessor ab dem 45-nm-Knoten vertreten. In kristalliner Konfiguration kann das Material ferroelektrische Eigenschaften zeigen.

Bild 3: Hafniumoxid ist in seiner amporphen Phase in jedem Prozessor ab dem 45-nm-Knoten vertreten. In kristalliner Konfiguration kann das Material ferroelektrische Eigenschaften zeigen. FMC

Bild 4: Mit der FeFET-Technologie lassen sich Transistoren auch in kleinen Technologieknoten unkompliziert in Speicherzellen umwandeln.

Bild 4: Mit der FeFET-Technologie lassen sich Transistoren auch in kleinen Technologieknoten unkompliziert in Speicherzellen umwandeln. FMC

Bild 5: Lese- und Schreibvorgang bei FeFETs. Die gespeicherten Daten bleiben auch beim Ausfall der Betriebsspannung erhalten.

Bild 5: Lese- und Schreibvorgang bei FeFETs. Die gespeicherten Daten bleiben auch beim Ausfall der Betriebsspannung erhalten. FMC

Die FeFET-Technologie nutzt die ferroelektrischen Eigenschaften von kristallinem Hafniumoxid (HfO2). Hafniumoxid – in seiner amorphen Form – ist das Gate-Isolatormaterial eines jeden CMOS-Transistors vom 45-nm-Knoten bis zum 5-nm-Knoten und darüber hinaus (Bild 3). Durch die Umwandlung von amorphem in kristallines, ferroelektrisches HfO2 lässt sich jeder Standard-CMOS-Transistor in einen ferroelektrischen Feldeffekttransistor – eine nichtflüchtige Speicherzelle – umwandeln (Bild 4). Die Funktionsweise des FeFET ist in Bild 5 dargestellt. Der FeFET wird geschrieben, indem durch einen positiven Schreibspannungspuls die Dipole im Transistorgate nach unten gerichtet und durch einen negativen Schreibpuls nach oben gerichtet werden. Dies führt zu einer Verschiebung der Schwellspannung des Transistors hin zu einem hohen oder einem niedrigen Wert, die per Definition jeweils eine Null und eine Eins speichern. Die Schwellspannungsverschiebung bleibt erhalten, auch wenn die Betriebsspannung ausgeschaltet wird.

Das Lesen des FeFET erfolgt, indem an das Transistorgate eine Spannung zwischen der zu erwartenden niedrigen und hohen Schwellspannungen angelegt wird. Befindet sich der FeFET im Low-Vt-Zustand wird der Transistor nun leitend, befindet sich der FeFET jedoch im High-Vt-Zustand bleibt der Transistor hochohmig. Mithilfe eines Leseverstärkers lässt sich der Stromfluss messen und auf dem Zustand der Speicherzelle zurückschließen.

Technologischer Status

Bild 6: Anders als beim embedded Flash steigt beim FeFET ab dem 32-nm-Knoten nicht der Platzbedarf.

Bild 6: Anders als beim embedded Flash steigt beim FeFET ab dem 32-nm-Knoten nicht der Platzbedarf. FMC

Zusammen mit einem Foundrypartner hat FMC Speicher-Arrays in den Strukturgrößen 28 nm und 22 nm demonstriert. An der gleichen Stelle wurden Messergebnisse präsentiert, die mithilfe von planaren FeFETs erhoben wurden. Diese Transistoren wiesen ein aktives Gebiet von 80 nm × 20 nm auf. FinFET-Transistoren der neuesten Technologiegenerationen (10 bis 7nm) besitzen aktive Gebiete in der gleichen Größenordnung  (110 nm × 18 bis 20 nm). Somit wurde gezeigt, dass es prinzipiell möglich ist, FeFETs auf den fortschrittlichsten Technologieknoten zu fertigen. Die landläufige Meinung, dass eingebettete nichtflüchtige Speicher wie embedded Flash den kleinsten Knoten etwa fünf Technologiegenrationen hinterher hinken ist somit obsolet (Bild 6).

Seite 3 von 3123