Spannungsregler mit mehreren Ausgangsspannungen

Moderne Hochleistungsprozessor- und FPGA-Systeme brauchen für Prozessorkern, I/Os und Speicher unterschiedlich hohe Spannungen. Dazu kommen präzise Spannungsversorgungen für wichtige Analogfunktionen. In einem typischen Prozessorsystem befinden sich daher mehrere Standalone-Schaltregler und LDOs. Weil Leiterplatten immer kleiner werden, ist auch die Entwicklung effizienter Power-Management-Systeme immer schwieriger.

Als Ausweg biete es sich an, mehrere Schaltregler und LDOs in einem gemeinsamen Gehäuse zu verbinden. Damit entstehen sehr kleine und flexible, hocheffiziente Power-Management-Lösungen zur Versorgung von Mikroprozessoren, FPGAs und Präzisions-Analogbauteilen mit höchster Systemzuverlässigkeit. Diese so genannten Multi-Output-Regler bieten Entwicklern von Stromversorgungen für FPGA- und Prozessorsysteme im Wesentlichen vier Vorteile: Kompakte Baugröße, einfache Handhabung, höhere Systemzuverlässigkeit und weniger Rauschen.

Vorteil 1: Baugröße

Bild 1: Der ADP5034 von Analog Devices integriert zwei Buck-Regler mit 1,2 A sowie zwei LDOs mit 300 mA in einem Ein-Chip-Gehäuse.Analog Devices

Durch die Integration mehrerer Schaltregler, LDOs, Supervisory- und Watchdog-Funktionen in eine Ein-Chip-Lösung reduziert sich die nötige Leiterplattenfläche einer Stromversorgung mit mehreren Ausgangsspannungen beachtlich. Ein gutes Beispiel für die Integration der genannten Funktionen ist der ADP5034 von Analog Devices (Bild 1). Es handelt sich um einen zweifachen 1,2-A-Buck-Regler mit zwei 300-mA-LDOs im 24-poligen LFCSP.

Die integrierten Schaltregler arbeiten mit 3 MHz Schaltfrequenz und gestatten somit den Einsatz sehr kleiner Chip-Induktivitäten. Wenn beide Schaltregler aktiviert sind und sich im PWM-Modus befinden, dann arbeiten sie phasenversetzt, um die Abmessungen und Kosten der erforderlichen Eingangskondensatoren zu senken. Dies reduziert die Abmessungen der externen Bauteile weiter und minimiert zugleich die erzeugten elektromagnetischen Interferenzen (EMI).

Bild 2: Die beiden Buck-Regler (oben, blau) des ADP5034 sind für die Versorgung einer CPU ausgelegt und die LDOs (unten, grün) für Analogkomponenten gedacht.Analog Devices

Für das diskrete Layout einer 1,2-A-Buck-Regler- und 300-mA-LDO-Lösung sind 22 Bauteile nötig, die eine Leiterplattenfläche von 97 mm² beanspruchen. Im Vergleich dazu begnügt sich die ADP5034-Lösung (Bild 2) mit 19 Bauteilen und 72 mm². Somit lassen sich 35 % Leiterplattenfläche und die Kosten für Beschaffung und Bestückung von drei Bauteilen einsparen.

Vorteil 2: Einfache Handhabung

Da sich die Entwicklungszyklen bei neuen Produkten weiter verkürzen, werden Power-Lösungen immer wichtiger, die eine einfach Entwicklung erlauben und sich für künftige Designs modifizieren lassen. Nur so können Entwickler immer weiter verkürzte Markteinführungszeiten einhalten.

Bild 3: Der ADP5041 besitzt im Unterschied zum ADP5034 nur einen Buck- Regler und zwei LDOs, dafür aber einen Power-on-Reset- und Watchdog-Timer sowie Enable-Pins für jeden integrierten Regler.Analog Devices

Der Multi-Output-Regler ADP5041 (Bild 3) integriert neben einem 1,2-A-Buck-Regler und zwei 300-mA-LDOs auch einen Power-on-Reset- und Watchdog-Timer für hochzuverlässige Prozessorsysteme. Alle seine Regler verfügen über spezielle Aktivierungsanschlüsse (Enable-Pins), damit Stromversorgungsentwickler alle drei Regler in Hardware ohne Software-Overhead aktivieren oder abschalten können. Dies ermöglicht ein einfaches Sequencing für die drei Versorgungsspannungen.

Die Ausgangsspannung aller drei Regler lässt sich über einen externen Widerstandsteiler einstellen. Damit können Entwickler die Ausgangsspannungen beim Prototyping schnell und einfach ändern und ihre Lösung auch für kommende Designs mit anderen Ausgangsspannungen nutzen.

Interne Kompensation

Die uPMUs von Analog Devices sind intern kompensiert und eignen sich für eine Reihe von Ein-/Ausgangsspannungen und Ausgangskapazitäten. Außerdem enthalten sie Sanftanlauf- und Schutzschaltungen (UVLO, TSD, Überstrom). Alle diese Leistungsmerkmale verkürzen die Entwicklungszeit und erleichtern die Fehlersuche auf der Leiterplatte. Die Anschlussbelegung (Pinout) der Bauteile ist so ausgelegt, dass sich das Board-Layout und die Bestückung vereinfachen. Passive Bauteile können so nahe wie möglich und mit kürzesten Leiterbahnen an jeden Regler platziert werden. Dies ist ein sehr wichtiges Element, um parasitäre Einflüsse und Rauschen zu minimieren.

Auch Ingenieure, die keine ausgesprochenen Experten für Stromversorgungen sind, ermutigt Analog Devices zum Einsatz moderner Multi-Output-Regler: Sie müssen nur einem einfachen Board-Layout-Vorschlag folgen und die in den Datenblättern erwähnten Richtlinien zur Bauteilauswahl beachten.

Vorteil 3: Höhere Systemzuverlässigkeit

Dank der reduzierten Zahl von Bauteilen auf der Leiterplatte senken Multi-Output-Regler gegenüber diskreten Lösungen die Fertigungskosten sowie den Testaufwand und sie erhöhen die Zuverlässigkeit. Die Integration von Supervisory- und Watchdog-Timer-Schaltungen erhöht die Systemzuverlässigkeit. Der Multi-Output-Regler ADP5041 enthält eine hochgenaue Power-on-Reset-Schaltung, die seine Eingangsspannung oder eine der drei Ausgangsspannungen überwacht.

In einem typischen Prozessorsystem sorgt ein Power-on-Reset (Supervisor) dafür, dass die Spannungsversorgung des Prozessorkerns den richtigen Pegel hat, bevor der Prozessor aus dem Rücksetzzustand (Reset) genommen wird. Weil zur Versorgung neuer Prozessorkerne und FPGA-Generationen immer niedrigere Spannungen erforderlich sind, gewinnen hochgenaue Power-on-Reset-Funktionen zunehmend an Bedeutung.

Der ADP5041 bietet einen extern über Widerstände programmierbaren Power-on-Reset mit ±1,5 % Genauigkeit über den gesamten Temperaturbereich. Das ermöglicht es, die niedrigen Pegel der Core-Versorgungsspannungen neuester Prozessor-, ASIC- und FPGA-Generationen exakt und zuverlässig zu überwachen. Somit lassen sich Endprodukte mit höherer Zuverlässigkeit realisieren. Die Widerstandsprogrammierbarkeit des Power-on-Reset bedeutet auch, dass sich der Schwellwert einer bestimmten Core-Spannung bei einer neuen Entwicklung schnell und einfach einstellen lässt.

Fleißiger Wachhund

Bild 4: Der Watchdog-Timer des ADP5041 überwacht sowohl die Versorgungsspannung, als auch die Funktionstüchtigkeit des Prozessors.Analog Devices

Der integrierte Watchdog-Timer überwacht indirekt die Code-Ausführung des Prozessors, um seinen sicheren und zuverlässigen Betrieb sicherzustellen. Jeder Low/High- oder High/Low-Übergang am WDI (Watchdog Input Pin) setzt einen Timer zurück. Dieser Timer erkennt Impulse ab einer Dauer von 50 ns. Wenn der Timer die voreingestellte Watchdog-Timeout-Periode (t_WD) durchgezählt hat, löst er ein Reset aus. Der Mikroprozessor wird dann zum Toggeln des WDI-Pins veranlasst, um ein Rücksetzen zu vermeiden. Wenn der Prozessor den WDI innerhalb der Timeout-Periode nicht toggelt, bedeutet dies einen Fehler bei der Code-Ausführung. In diesem Fall startet der erzeugte Rücksetzimpuls den Prozessor in einen bekannten Zustand.

Genau wie Logikübergänge am WDI wird der Watchdog-Timer auch durch einen Reset infolge einer Unterspannung an V_CC zurückgesetzt, sowie wenn /MR auf Low-Potenzial gelangt. Bei einem Reset wird der Watchdog-Timer zurückgesetzt und beginnt erst wieder zu zählen, wenn der Reset zurückgenommen wird.

Der ADP5041 verfügt über eine spezielle Schaltung, die einen Three-State-Zustand am Watchdog-Refresh-Eingang, dem WDI-Pin, erkennt, normalerweise gesteuert über einen Prozessor/DSP-Ausgangsport. Wenn der Prozessor diesen Port in den Three-State-Zustand versetzt, wird der Watchdog-Refresh-Timer abgeschaltet und ein Watchdog-Reset des Prozessors verhindert. Dieses Leistungsmerkmal ist für Sleep-Modi wichtig, bei denen Prozessoren und DSPs ihren Core abschalten und den Watchdog-Timer nicht auffrischen können. Zahlreiche Optionen, die gebräuchlichere Rücksetz- und Watchdog-Timings unterstützen, sind verfügbar.

Mit Pull-Down-Widerständen

Alle integrierten Regler sind mit werksseitig programmierbaren, aktiven Pull-Down-Widerständen ausgestattet, die die zugehörigen Ausgangskondensatoren entladen, wenn die Regler über die Enable-Pins, UVLO (V_in Undervoltage) oder TSD (Thermal Shutdown) abgeschaltet werden. Aktive Pull-Down-Widerstände stellen sicher, dass, wenn ein Regler abgeschaltet wird, die Ausgangsspannung sofort auf Masse (GND) gelangt. Dies erhöht die Systemzuverlässigkeit, indem dafür gesorgt wird, dass keine Spannungen am Ausgangskondensator bleiben. Latch-Ups während der Power-Zyklen werden somit verhindert.

Zur Erhöhung der Zuverlässigkeit und Verfügbarkeit für Re­mote-Systeme wie elektrische Zähler integriert der ADP5042 einen zweiten Watchdog. Damit wird ein automatisches Power-Cycling (Aus- und wieder Einschalten) eines entfernten Systems möglich, falls es nicht richtig arbeitet oder reagiert. Der ADP5042 ist ein 800-mA-Buck-Regler mit zwei 300-mA-LDOs. Das Bauteil enthält außerdem eine integrierte Power-on-Reset-Funktion sowie den genannten zweifachen Watchdog-Timer.

Der Watchdog-Timer 1 (WDI1) überwacht die Aktivitäten des Prozessors. Falls WDI1 durch einen Laufzeitfehler nicht innerhalb der spezifizierten Zeitperiode reagiert (1,6 s oder 102 ms), wird das /Reset-Pin des ADP5042 für 24 ms oder 160 ms auf Low gezogen. Dies bringt den Prozessor in den Rücksetzzustand, holt ihn aus diesem heraus und sorgt somit für einen Prozessor-Reset.

Ein zweiter Watchdog-Timer (WDI2) überwacht die Aktivitäten des Prozessors über einen wesentlich längeren Zeitraum (32, 64 oder 128 min). Falls WDI2 in dieser Zeitperiode nicht reagiert, bedeutet dies, dass ein Fehler aufgetreten ist und WDI1 (Prozessor-Reset) nicht bereit ist. Daher ist ein voller Power-Zyklus des Multi-Output-Reglers erforderlich. Bei einem WDI2-Timeout findet ein Power-Cycling der drei Ausgangsspannungen des Multi-Output-Reglers statt. Ein W_STAT-Pin erlaubt, die Ursache für einen System-Reset zu bestimmen, um zu sehen, ob ein WDI1 (Prozessor-Reset) oder ein WDI2 (kompletter Hardware-Power-Zyklus) den Prozessor zum Rücksetzen veranlasst hat.

Vorteil 4: Weniger Rauschen

Ein Mode-Pin an den Buck-Schaltreglern kann bequem über einen GPIO-Port des Mikroprozessors gesteuert werden. Dies zwingt die Schaltregler, im konstanten PWM-Mode zu arbeiten, etwa wenn der Schaltkreis (Transceiver, ADC, Audio) auf Breitbandrauschen beim Burst-Betrieb eines Schalters bei geringer Last empfindlich reagieren würde. Die LDOs der Multi-Output-Regler haben einen Eingangsspannungsbereich von 1,7 bis 5,5 V und können zusammen mit einem Buck-Regler eine Ausgangsspannung mit sehr geringem Rauschen liefern. Zum Beispiel können die Buck-Regler als Vorregler dienen, um einen hocheffizienten Spannungsabfall von einem 5-V-Eingang bis 1,8 V Ausgang am Buck-Regler zu liefern. Diese 1,8 V werden dann an den Eingang des LDO angelegt, um eine sehr rauscharme 1,2-V-Ausgangsspannung zur Versorgung sehr empfindlicher Analogschaltkreise mit hoher Leistungseffizienz zu versorgen. Die LDOs weisen ein hohes PS_RR auf, selbst bei einer geringen V_in-V_out-Reserve, und geringes Rauschen. Zusätzlich wurde das Übersprechen zwischen Reglern minimiert.

Alle diese Maßnahmen ermöglichen es, kleine Stromversorgungen zu entwickeln und sie einfacher zu konfigurieren, während die Systemzuverlässigkeit steigt und das Rauschen sinkt.

(lei)